使用DSP的MCBSP与EDMA连接ADC和DAC,进行信号的采样与重建，并提供驱动
上传时间： 2016-04-24
上传用户：h886166
用过采样和求均值提高ADC分辨率 很多应用需要使用模/数转换器 ADC 进行测量 这些应用所需要的分辨率取决于信号的动 态范围 必须测量的参数的最小变化和信噪比 SNR 因此 很多系统使用较高分辨率的片外ADC 然而也可以通过使用一些技术来达到较高的分辨率和SNR 本应用笔记介绍用过采样和求均值的方 法来提高模数转换的分辨率和SNR 过采样和求均值技术可以在不使用昂贵的片外ADC的情况下提 高测量分辨率 本应用笔记讨论如何使用过采样和求均值的方法来提高模/数转换 ADC 测量的分辨率 另 外 本文最后的附录A B和C分别给出了对ADC噪声的深入分析 最适合过采样技术的ADC噪声 类型和使用过采样和求均值技术的示例代码
上传时间： 2016-06-21
上传用户：hanli8870
MS320F2812的ADC模块用于采样过程的初始化代码.rar
上传时间： 2013-11-26
上传用户：sssl
宣读了一份tlc549 ADC的参考vcc使用软件SPI和存储8位数字代码在adcdata 。该tlc549采样，在一个连续循环。如果adcdata > 0.5 * vcc ， p1.0设置，否则复位。aclk为N /甲mclk = smclk =预设会计处〜 800k vcc必须至少为3V为tlc549
上传时间： 2013-12-11
上传用户：Yukiseop
台弯义隆芯片AD采样设计控制实例说明Application of ADC in EM。
标签： Application ADC of in
上传时间： 2017-01-20
上传用户：onewq
MSP430F2274中ADC10 系列通道单次采样,对A0 A1 A2 三个通道进行电压检测,ADC结果存于 ad_value[3] 数组中
上传时间： 2013-11-26
上传用户：yyq123456789
FPGA控制AD程序,ADC,DAC转换接口.rar 有限状态机控制AD采样.rar
上传时间： 2017-03-24
上传用户：zwei41
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词：ADC测试；并行；参数评估；FPGA；FFT
上传时间： 2013-07-11
上传用户：tdyoung
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。
上传时间： 2013-06-07
上传用户：gps6888
DSP的ADC原理，对软硬件AD采样精度有帮助
上传时间： 2013-06-18
上传用户：二驱蚊器
