现代信息处理应用中，对模数转换器的速度、精度、功耗和动态性能等关键性能指标不断提出更高的要求。针对模数转换的实际应用，提出并设计了一种基于TI公司生产的双通道14 位 250MSPS 低功耗A / D转换器 ADS4249的RGB视频编码器电路设计。这款A / D转换器的技术创新点在于其完美的实现高动态性能的同时又能拥有1.8 V超低功耗。这一特性使得ADS4249非常适合多载波，宽带通信的信号处理应用。
上传时间： 2013-10-28
上传用户：kiklkook
以某高速实时频谱仪为应用背景，论述了5 Gsps采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC（analog to digital，模数转换器）的设计、系统采样时钟设计、模数混合信号完整性设计、电磁兼容性设计和基于总线和接口标准（PCI Express）的数据传输和处理软件设计。在实现了系统硬件的基础上，采用Xilinx公司ISE软件的在线逻辑分析仪（ChipScope Pro）测试了ADC和采样时钟的性能，实测表明整体指标达到设计要求。给出上位机对采集数据进行处理的结果，表明系统实现了数据的实时采集存储功能。
上传时间： 2014-11-26
上传用户：黄蛋的蛋黄
模拟转换器性能不只依赖分辨率规格 大量的模数转换器(ADC)使人们难以选择最适合某种特定应用的ADC器件。工程师们选择ADC时，通常只注重位数、信噪比(SNR)、谐波性能，但是其它规格也同样重要。本文将介绍ADC器件最易受到忽视的九项规格，并说明它们是如何影响ADC性能的。 1. SNR比分辨率更为重要。 ADC规格中最常见的是所提供的分辨率，其实该规格并不能表明ADC器件的任何能力。但可以用位数n来计算ADC的理论SNR： 不 过工程师也许并不知道，热噪声、时钟抖动、差分非线性(DNL)误差以及其它参数异常都会限制ADC器件的SNR。对于高性能高分辨率转换器尤其如此。一 些数据表提供有效位数(ENOB)规格，它描述了ADC器件所能提供的有效位数。为了计算ADC的ENOB值，应把测量的SNR值放入上述公式，并求解 n。
上传时间： 2014-12-22
上传用户：z240529971
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
采用高输入频率、高速模数转换器(ADC)的系统设计是一项具挑战性的任务。ADC输入接口设计有6个主要条件：输入阻抗、输入驱动、带宽、通带平坦度、噪声和失真。
上传时间： 2013-10-21
上传用户：chukeey
数字电压表是大学物理教学和实验中的重要仪表，其数字化是指将连续的模拟电压量转换成不连续、离散的数字量并加以显示。传统的实验用模拟电压表功能单一、精度低、体积大，且存在读数时的视差，长时间连续使用易引起视觉疲劳，使用中存在诸多不便。而目前数字万用表的内部核心多是模/数转换器，其精度很大程度上限制了整个表的准确度，可靠性较差。
上传时间： 2013-10-16
上传用户：牛津鞋
本文介绍了基于单片机的数据采集的硬件设计和软件设计，数据采集系统是模拟域与数字域之间必不可少的纽带，它的存在具有着非常重要的作用。本文介绍的重点是数据采集系统，而该系统硬件部分的重心在于单片机。数据采集与通信控制采用了模块化的设计，数据采集与通信控制采用了单片机AT89S52来实现，硬件部分是以单片机为核心，还包括A/D模数转换模块，显示模块，和串行接口部分。该系统从机负责数据采集并应答主机的命令。8路被测电压通过模数转换器ADC0809进行模数转换，实现对采集到的数据进行模拟量到数字量的转换，并将转换后的数据通过串行口MAX232传输到上位机，由上位机负责数据的接受、处理和显示，并用LED数码显示器来显示所采集的结果。软件部分应用VC++编写控制软件，对数据采集系统、模数转换系统、数据显示、数据通信等程序进行了设计。
上传时间： 2013-10-28
上传用户：18707733937
还行吧
标签： 模数转换
上传时间： 2013-11-24
上传用户：gaoliangncepu
利用单片机具有的智能程序控制的特点，设计了基于STC89C52单片机的"二极管特性测试器"，可对二极管一般特性进行快速测试。通过稳定线性电流源给二极管加载恒定电流，然后由高精度模数转换器测试其压降，以此为基础可判断二极管好坏、检测二极管极性和测试二极管伏安特性等，避免了用万用表测试只能测得极性而不知其特性这一缺点。可用于电子设计制作过程中对二极管进行快速测试，以确定被测二极管是否满足电路的设计要求。 Abstract: By making good use of the intelligent control function of the Micro Controller Unit (MCU)， the diode trait tester was designed based on the STC89C52，which could be used to test the trait of a diode rapidly. By loading constant current to diode through the stable linear current source， and measuring the voltage drop of the diode by high-precision analogue-to-digital converter (ADC)， it can judge whether the diode is good or not， distinguish the polarity of the diode， and test the trait that the diode， which can avoid the fault of using a multimeter can only measure the polarity but not the trait. This device can be used to test the trait of a diode quickly，and to make sure that whether a diode can be used in the electronic design or not.
上传时间： 2013-11-13
上传用户：assef
TLC1543是TI公司推出的采用SPI技术的模数转换器。具有输入通道多、高速、高分辨率、性价比高、易于和单片机接口等特点，在各种数据采集系统中有着广阔的应用空间。51单片机、TLC1543加上很少的外围器件即可构成一个高性价比的数据采集系统，同时TLC1543占用单片机I/O资源较少，使得单片机有足够的I/O资源去完成如控制、显示等功能。由AT89C52和TLC1543构成的三相单独可调400Hz中频电源的数据采集系统在实际运用中达到很好的效果。
上传时间： 2013-11-17
上传用户：xg262122
