占用资源少的verilog HDL uart接口；采用固定波特率115200
占用资源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分频来修改波特率，模式为1个启始位，8位数据位，1个停止位；带1字节缓存；当缓存空时输出空信号...
ACtive-HDL技术资料
📦 资源总数：1147
💻 源代码：20046
🔌 电路图：2
Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我们，探索超过1147份精选资源，加速您的创新之旅！
🔥 ACtive-HDL热门资料
查看全部1147个资源 »verilog设计练习进阶,针对的读者是 verilog hdl的初学者。
verilog设计练习进阶,针对的读者是 verilog hdl的初学者。...
this is a verilog hdl language referance book , tell you the basic useage of this language.
this is a verilog hdl language referance book , tell you the basic useage of this language....
Quick Reference for Verilog HDL
Quick Reference for Verilog HDL...
第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型
第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 第五章 基本运算逻辑和它们的Verilog HDL模型 第六章 运算和数据流动控制逻辑 第七...
💻 ACtive-HDL源代码
查看更多 »📂 ACtive-HDL资料分类