📚 ACTIVE-HDL技术资料

📦 资源总数:1147
📄 技术文档:1
💻 源代码:20046
🔌 电路图:1
Active-HDL是一款功能强大的硬件描述语言仿真工具,专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言,提供直观的图形界面与高效的调试环境,极大提升了数字电路开发效率。无论是初学者还是资深工程师,都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我们,探索超过1147份精选资源,加速您的创新之旅!

🔥 ACTIVE-HDL热门资料

查看全部1147个资源 »

针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DSP 和 CPCI 总线桥接器PCI9054 之间的普通传输和高速DMA 传输。驱动程序采用Driv...

📅 👤 tedo811

📄 ACTIVE-HDL技术文档

查看更多 »

💻 ACTIVE-HDL源代码

查看更多 »
📂 ACTIVE-HDL资料分类