ABEL-HDL
ABEL-HDL技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
资源总数
500
ABEL-HDL 全部资料 500 份
采用Verilog HDL语言编写的曼彻斯特码
采用Verilog HDL语言编写的曼彻斯特码， 文件列表： help md.v md_tf.v me.v me_tf.v med.v
2016-12-08
150
移位运算器SHIFTER 使用Verilog HDL 语言编写
移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入...
2014-01-16
86
This simple example allows you to get familiar with Active-HDL s Memory Viewer.
This simple example allows you to get familiar with Active-HDL s Memory Viewer.
2013-12-18
70
Verilog-HDL实践与应用系统设计 210页 18.0M.pdf
可编程逻辑器件相关专辑 96册 1.77GVerilog-HDL实践与应用系统设计 210页 18.0M.pdf
2014-05-05
74
基本运算逻辑和它们的Verilog HDL模型
本资源深入解析了基本运算逻辑及其对应的Verilog HDL模型，是FPGA设计工程师不可或缺的学习资料。通过实例与理论相结合的方式，帮助读者快速掌握数字电路设计的核心技术。无论是初学者还是有一定经验的开发者，都能从中受益匪浅。特别适合那些...
2025-11-26
2