本系统基于直接数字频率合成技术;以凌阳SPCE061A单片机为控制核心;采用宽带运放AD811和AGC技术使得50Ω负
本系统基于直接数字频率合成技术;以凌阳SPCE061A单片机为控制核心;采用宽带运放AD811和AGC技术使得50Ω负...
本系统基于直接数字频率合成技术;以凌阳SPCE061A单片机为控制核心;采用宽带运放AD811和AGC技术使得50Ω负...
输入一句子以及一子字符串(字符数分别小于50) ,在句子中搜索是否含有该子字符串。如果句子中不包含子串,则显示’No match!’;否则显示’Match’,并把该子串在句子中第一个匹配的位置用十六进制数显示出来. (比如 ‘we are studing abc’. 中包含’abc’子串,出现在第...
VHDL code for a clock divider by 27 circuit with a resulting waveform with 50% duty cycle.....
50个VHDL常用的模块,包括计数器,译码器,编码器,锁存器等等,可供参考...
jdk1.50中文API,对于进行JAVA编程的人士大有用处,很方便的...