通过VHDL实现4位全加器
通过VHDL实现4位全加器,8位全加器,和8位通用寄存器的设计...
通过VHDL实现4位全加器,8位全加器,和8位通用寄存器的设计...
74HC573 具有输出缓冲作用的8位锁存器...
用VHDL写的一个8位全加器的实验程序,供新手参考...
avr相关知识,该单元包括数据与地址移位寄存器TWDR, START/STOP 控制器和总线仲裁判定硬件电 路。TWDR 寄存器用于存放发送或接收的数据或地址。...
8位全加器的VHDL描述,可用MAX+plusⅡ运行测试...
软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,...
数码管8位秒表计时器,采用c51语言编写,在51单片机上可以运行...
通用串口收发器的移位寄存器 是verilog hDl编写...
驱动AD0809并且LED显示,LED用移位寄存器连...
用Verilog实现的移位寄存器,可以实现左移、右移等功能...