这是一个8位全加器，利用vhdl完成了电路的构成，
标签： 8位 全加器
上传时间： 2017-07-16
上传用户：s363994250
此文件为EDA的8位分频器，但可以用于不同位分频器，如：1位到10位等，用Quartus软件来，以文件VHD格式编译即可
标签： EDA 8位 分频器
上传时间： 2013-12-25
上传用户：003030
4 级流水方式的8 位全加器。。。。。。
标签： 方式 全加器
上传时间： 2017-07-20
上传用户：362279997
移位寄存器--------------------------
标签： 移位寄存器
上传时间： 2017-07-27
上传用户：fanboynet
8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器
上传用户：plsee
S5933接口简介 1.结构简介 2、主要引脚信号 3.、后端逻辑电路设计 4.PCI配置 5.PCI总线操作寄存器组 6.ADD-ON总线操作寄存器组 7.总线3总工作方式 8.重要信号时间参数 9.FPGA状态机设计举例
标签： PCI ADD-ON S5933 总线
上传时间： 2013-12-26
上传用户：13160677563
8位相等比较器含源代码，用VHDL语言编写，具体很高的实用性，供读者参考
标签： 8位 比较器 源代码
上传时间： 2017-08-21
上传用户：coeus
实现msc1211的ad采样（24位寄存器）及串口收数和发数（初始化程序)
标签： 1211 msc 24位 采样
上传时间： 2017-08-29
上传用户：yuanyuan123
SSI对从外设器件接收到的数据执行串行到并行转换。CPU可以访问SSI数据寄存器来发送和获得数据。发送和接收路径利用内部FIFO存储单元进行缓冲，以允许最多8个16位的值在发送和接收模式中独立地存储。 使用 ssi 控制1位数码管的显示
标签： SSI FIFO CPU 发送
上传时间： 2014-01-24
上传用户：pinksun9
该时钟函数包括了AT89C52、8位数码管、具有调时、闹钟等功能。所有功能的实现均使用定时器，未用时钟芯片。
标签： 89C C52 AT 89
上传时间： 2013-12-12
上传用户：lvzhr
