VHDL与源代码包
上传时间: 2013-12-12
上传用户:李梦晗
VHDL与源代码包
上传时间: 2013-12-25
上传用户:athjac
循环冗余校验码(试验报告)
上传时间: 2015-03-07
上传用户:as275944189
数字频率计(试验报告)适合初学者参考
上传时间: 2015-03-07
上传用户:wxhwjf
这是“状态机设计(讲稿)”,希望对正在学VHDL的同学有帮助,谢谢!
标签: 状态
上传时间: 2014-11-27
上传用户:xz85592677
这是“VHDL设计”讲稿,希望对初学者有用,
标签: VHDL
上传时间: 2014-01-07
上传用户:pinksun9
做EDA的,就不用介绍这个文件了吧,IEEE1364标准(开放)。
标签: EDA
上传时间: 2015-03-08
上传用户:lyy1234
VHDL ip core的设计,软核的设计方法
上传时间: 2015-03-08
上传用户:爺的气质
verilog2000更新部分,请对照前一个标准。加入了一些新的支持
上传时间: 2013-12-15
上传用户:chenjjer
verilog的入门级别的例子(转载)
上传时间: 2014-08-31
上传用户:zhaoq123