虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

4.72<b>破解器</b>

  • flash 键盘音效取自win2000系统ding.wav

    flash 键盘音效取自win2000系统ding.wav,经过CoolEdit处理成音阶,在Flash中导入在相应按钮上。 没有难度,就是耐心一点,成绩不错哦! 对应表: 低音G-a #G-w A-s #A-e B-d 中音C-f #C-t D-g #D-y E-h F-j #F-i G-k #G-o A-l #A-p B- 高音C-1 D-2 E-3 F-4 G-5 A-6 B-7 C(high)-8 #C-c #D-v #F-b #G-n #A-m

    标签: flash 2000 ding win

    上传时间: 2014-02-06

    上传用户:ljmwh2000

  • 正整数x 的约数是能整除x 的正整数。正整数x 的约数个数记为div(x)。例如

    正整数x 的约数是能整除x 的正整数。正整数x 的约数个数记为div(x)。例如,1,2,5,10 都是正整数10 的约数,且div(10)=4。设a 和b 是2 个正整数,a≤b,找出a 和b之间约数个数最多的数x。 对于给定的2 个正整数a≤b,编程计算a 和b 之间约数个数最多的数。 数据输入 输入数据由文件名为input.txt的文本文件提供。文件的第1 行有2 个正整数a和b。 结果输出 程序运行结束时,若找到的a 和b 之间约数个数最多的数是x,将div(x)输出到文件output.txt中。 输入文件示例 输出文件示例 input.txt output.txt 1 36 9

    标签: 整数 div

    上传时间: 2016-10-10

    上传用户:dianxin61

  • 1. 本程序使用一个定时器和任意 2 个 I/O 口模拟一个串行口。 2. 1位起始位

    1. 本程序使用一个定时器和任意 2 个 I/O 口模拟一个串行口。 2. 1位起始位,8位数据位,1位停止位。发数据位时先发低位。 3. 支持半双工通讯。收、发波特率相同。 4. 应把定时器中断优先级设置为最高级。 5. 本程序每接收一个字节后就把它放到一个队列缓冲区中(也可使用环行缓冲区), 待缓冲区满后,将缓冲区中的内容原样发回。这是为了测试多字节连续收发的 能力和简化程序。实际应用中应防止缓冲区溢出。 6. 由接收转换到发送时要先调用 soft_send_enable (); 由发送转换到接收时要先调用 soft_receive_enable ()。 7. 发送最后一个字节后如果要立刻转为接收,必须等待最后一个字节后发送完毕 while ( rs_f_TI == 0) // 等待最后一个字节发送完毕

    标签: 程序 定时器 串行口 模拟

    上传时间: 2016-10-22

    上传用户:tonyshao

  • 一元稀疏多项式计算器的基本功能是: (1)输入并建立多项式; (2)输出多项式

    一元稀疏多项式计算器的基本功能是: (1)输入并建立多项式; (2)输出多项式,输出形式为整数序列:n,c1,e1,c2,e2,….,cn,en, 其中n是多项式的项数,ci和ei分别是第I项的系数和指数,序列按照指数降序排列; (3)多项式a和b相加,建立多项式a+b (4)多项式a和b相减,建立多项式a-b.

    标签: 多项式 稀疏 计算器 输入

    上传时间: 2016-10-25

    上传用户:时代电子小智

  • vc++实现随机数生成算法 随机数生成与头文件随机数生成算法 1产生一个介于0和32767之间的随机整数 2产生一个[0,1]区间内均匀分布伪随机数 3产生多个[0,1]区间内均

    vc++实现随机数生成算法 随机数生成与头文件随机数生成算法 1产生一个介于0和32767之间的随机整数 2产生一个[0,1]区间内均匀分布伪随机数 3产生多个[0,1]区间内均匀分布伪随机数 4产生任意[a,b]区间内一个均匀分布伪随机整数 5产生任意[a,b]区间内均匀分布伪随机整数序列 6产生一个任意均值与方差的正态分布随机数 7产生任意均值与方差的正态分布随机数序列 最后注意,在VC++ 6.0中设置好路径,特别是include目录(文件夹)的路径,否则在编译时会出现找不到头文 件的错误,使编译无法正常进行。

    标签: 32767 随机数 生成算法 vc

    上传时间: 2014-12-19

    上传用户:wlcaption

  • 实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器

    实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器,例1是其VHDL描述。由实验图1所示,图中间是4位锁存器;rst是异步清信号,高电平有效;clk是锁存信号;

    标签: 实验 加法 异步复位 并行

    上传时间: 2013-12-18

    上传用户:cc1015285075

  • 第1节 引 言…… …… …… ……… 1 1.1 数字抢答器概述……………………………………………………………1 1.2 设计任务与要求……………………………………………………………1 1.3

    第1节 引 言…… …… …… ……… 1 1.1 数字抢答器概述……………………………………………………………1 1.2 设计任务与要求……………………………………………………………1 1.3 系统主要功能………………………………………………………………2 第2节 抢答器硬件设计……………………………………………………………4 2.1 抢答器总体方框图……………………………………………………… 4 2.2 单元电路设计…………………………………………………………… 4 2.3 抢答器原理……………………………………………………………… 8 第3节 系统软件设计…………………………………………………………… 9 3.1 系统主程序设计………………………………………………………… 9 3.2 中断服务程序设计………………………………………………………10 第4节 结束语……………………………………………………………………11 参考文献 ………………………………………………………………………12 附录 ……………………………………………………………………………13

    标签: 1.1 1.2 1.3 数字抢答器

    上传时间: 2017-02-02

    上传用户:qq521

  • 一、目的意义: 1.掌握软件工程原理在实际系统开发中的具体应用

    一、目的意义: 1.掌握软件工程原理在实际系统开发中的具体应用,掌握在实际系统开发中数据库管理系统的使用。 2.全面提高学生的系统设计、开发能力。 二、课程设计要求 根据软件工程理论,借助VB、Java、VC++、Delphi等开发工具以及SQL Server、MySQL、Oracle等数据库管理系统,完成所选系统的开发。具体要求如下: 1.在系统设计环节,要做到: (1)需求分析。说明该系统的组成模块及完成的具体任务,可以用用例图表示。 (2)总体设计。说明进入系统可进行的操作,使用户可以从宏观上了解各个组件。 (3)功能设计。每个模块的具体功能描述。 2.数据库设计与实现 (1)数据库需求分析。给出相应数据表的设计以及功能。 (2)数据库的逻辑设计。用数据库关系图表示表与表相关字段之间的联系,给出各表的基本结构。 (3)创建数据表的脚本。 3.系统实现 整个系统的实现。包括程序源代码编写、调试、正确运行等 。 4.建议系统开发使用B/S模式

    标签: 软件 工程原理 系统开发

    上传时间: 2017-06-01

    上传用户:偷心的海盗

  • 应用程序和示例代码是针对一个环境

    应用程序和示例代码是针对一个环境,其中包括JBoss的4.0.x版( www.jboss.org ) , Apache的德比10.0.2.1 ( db.apache.org /德比郡)和SMTP服务器。因此您将需要这些应用程序安装和配置。见附录A的配置Apache的德比为4.0.x和附录B和第10章配置的JBoss 。

    标签: 应用程序 代码 环境

    上传时间: 2014-01-20

    上传用户:许小华

  • 51编程器制作资料 1.6M.rar

    单片机专辑 258册 4.20G51编程器制作资料 1.6M.rar

    标签:

    上传时间: 2014-05-05

    上传用户:时代将军