GF_2_m_域乘法器的快速设计及FPGA实现，对于rs编翼码的理解和设计有帮助
标签： FPGA GF 乘法器
上传时间： 2013-08-16
上传用户：tangsiyun
EDA课程设计8位十进制乘法器。
标签： 8位 十进制 乘法器
上传时间： 2013-10-17
上传用户：牛津鞋
上传时间： 2013-10-09
上传用户：ZOULIN58
VHDL语言实现的16位快速乘法器
标签： VHDL 语言 乘法器
上传时间： 2013-11-30
上传用户：yd19890720
四位乘法器的VHDL源程序
标签： VHDL 乘法器 源程序
上传时间： 2013-12-04
上传用户：kristycreasy
乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值
标签： 乘法器 硬件设计 模块
上传时间： 2015-03-18
上传用户：yimoney
实现4位加减乘除的alu，采用超前进位加法和布斯乘法，代码较为简单。
标签： alu 减
上传时间： 2013-12-22
上传用户：shizhanincc
一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。
标签： Booth 符号 乘法器 二进制数
上传时间： 2013-12-23
上传用户：skfreeman
该源码实现了一个8*8位的乘法器，在实现的过程中用到了宏单元
标签： 源码 乘法器
上传时间： 2013-12-28
上传用户：bakdesec
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.
标签： CPLD VHDL BCD 开发板
上传时间： 2015-07-23
上传用户：李梦晗
