4位布斯乘<b>法器</b>模块及测试模块

实现一位加法器的设计

实现一位加法器的设计，假设输入参数为A,B，则输出为A,B的和

标签： 加法器

上传时间： 2017-01-02

上传用户：baiom
定点八位乘法器的原理图设计

定点八位乘法器的原理图设计，已通过功能仿真！

标签： 定点乘法器原理图设计

上传时间： 2017-01-03

上传用户：z754970244
vhdl语言的100个例子 VHDL语言100例第1例带控制端口的加法器第2例无控制端口的加法器第3例乘法器第4例比较器第5例二路选择器第6例寄存器第7例移

vhdl语言的100个例子 VHDL语言100例第1例带控制端口的加法器第2例无控制端口的加法器第3例乘法器第4例比较器第5例二路选择器第6例寄存器第7例移位寄存器第8例综合单元库第9例七值逻辑与基本数据类型第10例函数

标签： 100 vhdl VHDL 语言

上传时间： 2013-12-13

上传用户：古谷仁美
基于CPLD/FPGA的十六位乘法器的VHDL实现

基于CPLD/FPGA的十六位乘法器的VHDL实现

标签： CPLD FPGA VHDL 十六位

上传时间： 2013-12-16

上传用户：qq1604324866
（1）编制解n阶线性代数方程组AX=b列主元三角分解法的通用程序. （2）用所编的程序解线性方程组.给出解向量,保留5位有效数.

（1）编制解n阶线性代数方程组AX=b列主元三角分解法的通用程序. （2）用所编的程序解线性方程组.给出解向量,保留5位有效数.

标签： 方程程序 AX 编制

上传时间： 2014-01-02

上传用户：huannan88
18bit的booth乘法器采用booth2编码 Wallace压缩树以及超前进位结合进位选择的36bit高性能加法器

18bit的booth乘法器采用booth2编码 Wallace压缩树以及超前进位结合进位选择的36bit高性能加法器

标签： bit Wallace booth2 booth

上传时间： 2017-01-13

上传用户：firstbyte
5位的操作数X和Y输入后暂存在寄存器A和B中

5位的操作数X和Y输入后暂存在寄存器A和B中，两位的操作控制码control暂存在寄存器C中，按照control码的不同，分布实现下列操作： 00控制X+Y 01控制X-Y 10控制X and Y 11控制 X xor Y 运算结果暂存在寄存器D中，然后输出。

标签： 操作寄存器输入暂存

上传时间： 2014-01-18

上传用户：yyyyyyyyyy
5位的操作数X和Y输入后暂存在寄存器A和B中

5位的操作数X和Y输入后暂存在寄存器A和B中，两位的操作控制码control暂存在寄存器C中，按照control码的不同，分布实现下列操作： 00控制X+Y 01控制X-Y 10控制X and Y 11控制 X xor Y 运算结果暂存在寄存器D中，然后输出。

标签： 操作寄存器输入暂存

上传时间： 2014-01-09

上传用户：凌云御清风
VHDL：用状态机的方法实现一个8位乘法器

VHDL：用状态机的方法实现一个8位乘法器

标签： VHDL 8位状态乘法器

上传时间： 2017-01-25

上传用户：cccole0605
有约束2a+b^2+tan(c)=15 目标函数a*exp(b/x)+c=y 的最小二乘解

有约束2a+b^2+tan(c)=15 目标函数a*exp(b/x)+c=y 的最小二乘解

标签： tan exp 15 目标函数

上传时间： 2014-12-20

上传用户：heart520beat