1位全加器 可以进行1位的二进制码的加法 想进行改进 改为4位或8位的全加器代码
标签： 全加器 二进制码 8位 代码
上传时间： 2017-06-21
上传用户：希酱大魔王
实现了三种乘法器，可以进行性能比较，比较有较之
标签： 乘法器
上传时间： 2017-06-25
上传用户：hn891122
这个是8*4位的,FIFO,,大家可作参考资料
标签： FIFO 家 参考资料
上传时间： 2017-06-27
上传用户：924484786
Galois域乘法器的Verilog源码 广泛用于信道编码、计算机代数及椭圆曲线加密等
标签： Verilog Galois 乘法器 源码
上传时间： 2017-06-28
上传用户：15071087253
网络通信中的MII接口 通常将4位nibble数据送出，此程序将4位数据组合成8位数据并行输出（8比特==1个字节）。。完全可用 同时包含84转换
标签： nibble MII 网络通信 接口
上传时间： 2017-07-04
上传用户：ztj182002
VHDL 乘法器 源代码，很好的VHDL 入门学习例程序
标签： VHDL 乘法器 源代码
上传用户：1159797854
这是一个4位比较器的程序，利用VHDL语言运用在FPGA等硬件上
标签： 比较器 程序
上传时间： 2017-07-11
上传用户：ruixue198909
基于verilog的booth算法的乘法器
标签： verilog booth 算法 乘法器
上传时间： 2017-07-15
上传用户：
用VHDL语言仿真乘法器设计。能够实现一般乘法运算。
标签： VHDL 语言 仿真 乘法器设计
上传时间： 2017-07-18
上传用户：xuanchangri
4位显示秒表实验（用到定时器及其按键控制）
标签： 实验 定时器 按键控制
上传时间： 2017-07-20
上传用户：上善若水
