📚 4位乘法器技术资料

📦 资源总数:19374
💻 源代码:835586

📚 4位乘法器全部资料 (19374个)

用VHDL编译的源代码,4bit加一器,输入一个4位二进制数自动加一,解压后直接用Quartus打开project即可...

📅

Verilog作业 :自己写的源码输入,补码输出的,由状态机控制的四位加法器,为保证时序,加法器模块为超前近位加法器,包含测试台,通过 Modelsim 、Synplify仿真。...

📅

编写一个程序,能从键盘读入两个5位十进制数(1位符号位和4位数值位),并将这两个十进制数分别转换为二进制数,然后求其和,再将和以十进制形式在屏幕上显示。...

📅

地址译码,状态机的编写,三态输出,布司乘法器...

📅

绝对好东西,一个VHDL写的任意宽度通用串行乘法器,以最少的资源实现乘法器功能。...

📅