虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

2011华为<b>笔试</b>题目

  • 华为硬件工程师手册目前最全版本.pdf

    华为硬件工程师手册目前最全版本

    标签: 华为 硬件工程师

    上传时间: 2022-07-29

    上传用户:

  • VIP专区-“华为技术与产品入门”系列丛书十册

    资源包含以下内容:1.7、ATM技术.pdf2.8、接入网技术.pdf3.9、电信支撑网.pdf4.“华为技术与产品入门”系列丛书十册

    标签: 总线资料 汇编

    上传时间: 2013-04-15

    上传用户:eeworm

  • VIP专区-华为内部资料大全12份

    资源包含以下内容:1.华为模拟电路下册-82页-1.0M-pdf版.pdf2.华为硬件工程师手册-内部资料-.pdf3.华为笔试题大全(史上最齐全).doc4.热设计技术规范.pdf5.电容的介绍和深入__华为内部资料_.pdf6.华为内部资料大全12份

    标签: 工业

    上传时间: 2013-06-30

    上传用户:eeworm

  • VIP专区-华为FPGA设计全套资料合集19份

    资源包含以下内容:1.一种将异步时钟域转换成同步时钟域的方法.pdf2.华为 FPGA设计高级技巧Xilinx篇.pdf3.华为 Verilog基本电路设计指导书.pdf4.华为 大规模逻辑设计指导书.pdf5.华为FPGA设计流程指南.doc6.华为FPGA设计规范.doc7.华为_大规模逻辑设计指导书.pdf8.华为同步电路设计规范(密码:openfree).pdf9.华为面经.doc10.时钟透传技术白皮书.pdf11.硬件工程师手册_全.pdf12.静态时序分析与逻辑...pdf13.华为FPGA设计全套资料合集19份

    标签: 光电 检测原理

    上传时间: 2013-04-15

    上传用户:eeworm

  • 华为FPGA设计全套,17份精华资料整理,全网最全!

    华为硬件工程师手册目前最全版本(159页) -2019-11-13 16:37 华为大规模逻辑电路设计指导书 -2019-11-13 16:37 华为同步电路设计规范(密码:openfree) -2019-11-13 16:37 华为以太网时钟同步技术_时钟透传技术白皮书 -2019-11-13 16:37 华为专利——一种将异步时钟域转换成同步时钟域的方法 -2019-11-13 16:37 华为coding style -2019-11-13 16:37 华为VHDL设计风格和实现 -2019-11-13 16:37 华为FPGA设计规范.doc 131KB2019-11-13 16:37 华为FPGA设计流程指南 -2019-11-13 16:37 Verilog典型电路设计 华为.pdf 310KB2019-11-13 16:37 Verilog HDL 华为入门教程.pdf 281KB2019-11-13 16:37 Synplify工具使用指南(华为文档)[1].rar___20074616444853030 -2019-11-13 16:37 HuaWei Verilog 约束.pdf 111KB2019-11-13 16:37 FPGA设计高级技巧 Xilinx篇.pdf 2.9M2019-11-13 16:37 静态时序分析与逻辑[1] -2019-11-13 16:37 华为面经

    标签:

    上传时间: 2013-05-24

    上传用户:eeworm

  • 华为车载模块新品发布视频

    车联天下智享未来,华为车载模块新品发布会视频

    标签: 机械设计 制造 数据

    上传时间: 2013-04-15

    上传用户:eeworm

  • 用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波

    用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波,占空比为50% 3. RESET:复位信号,低有效 三、输入信号说明: 输入数据为串行改进密勒码,每个码元持续时间为8μs,即16个CLK时钟;数据流是由A、B、C三种信号组成; A:前8个时钟保持“1”,接着5个时钟变为“0”,最后3个时钟为“1”。 B:在整个码元持续时间内都没有出现“0”,即连续16个时钟保持“1”。 C:前5个时钟保持“0”,后面11个时钟保持“1”。 改进密勒码编码规则如下: 如果码元为逻辑“1”,用A信号表示。 如果码元为逻辑“0”,用B信号表示,但以下两种特例除外:如果出现两个以上连“0”,则从第二个“0”起用C信号表示;如果在“通信起始位”之后第一位就是“0”,则用C信号表示,以下类推; “通信起始位”,用C信号表示; “通信结束位”,用“0”及紧随其后的B信号表示。 “无数据”,用连续的B信号表示。

    标签: verilog 2MHz DIN CLK

    上传时间: 2013-12-02

    上传用户:wang0123456789

  • 1. 下列说法正确的是 ( ) A. Java语言不区分大小写 B. Java程序以类为基本单位 C. JVM为Java虚拟机JVM的英文缩写 D. 运行Java程序需要先安装JDK

    1. 下列说法正确的是 ( ) A. Java语言不区分大小写 B. Java程序以类为基本单位 C. JVM为Java虚拟机JVM的英文缩写 D. 运行Java程序需要先安装JDK 2. 下列说法中错误的是 ( ) A. Java语言是编译执行的 B. Java中使用了多进程技术 C. Java的单行注视以//开头 D. Java语言具有很高的安全性 3. 下面不属于Java语言特点的一项是( ) A. 安全性 B. 分布式 C. 移植性 D. 编译执行 4. 下列语句中,正确的项是 ( ) A . int $e,a,b=10 B. char c,d=’a’ C. float e=0.0d D. double c=0.0f

    标签: Java A. B. C.

    上传时间: 2017-01-04

    上传用户:netwolf

  • 笔试问题

    笔试问题,是华为一个项目经理选的一些C++笔试题目。

    标签: 笔试

    上传时间: 2014-01-12

    上传用户:虫虫虫虫虫虫

  • 5.22④ 假设系数矩阵A和B均以三元组表作为存储结构。 试写出满足以下条件的矩阵相加的算法:假设三元组表A 的空间足够大

    5.22④ 假设系数矩阵A和B均以三元组表作为存储结构。 试写出满足以下条件的矩阵相加的算法:假设三元组表A 的空间足够大,将矩阵B加到矩阵A上,不增加A、B之外 的附加空间,你的算法能否达到O(m+n)的时间复杂度?其 中m和n分别为A、B矩阵中非零元的数目。

    标签: 5.22 矩阵 三元 系数

    上传时间: 2013-12-13

    上传用户:coeus