📚 2.00技术资料

📦 资源总数:111248
📄 技术文档:1
💻 源代码:1579538
🔌 电路图:1

📚 2.00全部资料 (111248个)

基于srt-2算法,利用verilog实现16位定点无符号数除法器(除数、被除数均由16位整数和16位小数组成,商由32位整数和16位小数构成,余数由32位小数组成)...

📅