虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

2.0<b>杜邦</b>端子

  • 学生成绩管理

    #include<stdio.h> #include<windows.h> int xuanxiang; int studentcount; int banjihao[100]; int xueqihao[100][10]; char xm[100][100]; int xuehao[100][10]; int score[100][3]; int yuwen; int shuxue[000]; int yingyu[100]; int c[100]; int p; char x[1000][100]="",y[100][100]="";/*x学院 y专业 z班级*/  int z[100];  main() { void input(); void inputsc(); void alter(); void scbybannji(); printf("--------学生成绩管理-----\n"); printf("请按相应数字键来实现相应功能\n"); printf("1.录入学生信息   2.录入学生成绩       3.修改学生成绩\n"); printf("4.查询学生成绩   5.不及格科目及名单   6.按班级输出学生成绩单\n"); printf("请输入你要实现的功能所对应的数字:"); scanf("%d",&xuanxiang); system("cls"); getchar(); switch (xuanxiang) { case 1:input(); case 2:inputsc(); case 3:alter(); /*case 4:select score(); case 5:bujigekemujimingdan();*/ case 6:scbybanji; } } void input() { int i; printf("请输入你的学院名称:"); gets(x); printf("请输入你的专业名称:"); gets(y); printf("请输入你的班级号:"); scanf("%d",&z); printf("请输入你们一个班有几个人:"); scanf("%d",&p); system("cls"); for(i=0;i<p;i++) { printf("请输入第%d个学生的学号:",i+1); scanf("%d",xuehao[i]); getchar(); printf("请输入第%d个学生的姓名:",i+1); gets(xm[i]); system("cls"); } printf("您已经录入完毕您的班级所有学生的信息!\n"); printf("您的班级为%s%s%s\n",x,y,z); /*alter(p);*/ } void inputsc() { int i; for(i=0;i<p;i++) { printf("\n"); printf("--------------------------------------------------------------------------------\n\n"); printf("\t\t\t\t录入学生的成绩\n\n\n"); printf("--------------------------------------------------------------------------------\n\n"); printf("\t\t\t\t%s\n",xm[i]); printf("\n"); printf("\t\t\t\t数学:"); scanf("%d",&shuxue[i]); printf("\n"); getchar(); printf("\t\t\t\t英语:"); scanf("%d",&yingyu[i]); printf("\n"); getchar(); printf("\t\t\t\tc语言:"); scanf("%d",&c[i]); system("cls"); } } void alter() { int i;/*循环变量*/ int m[10000];/*要查询的学号*/ int b;/*修改后的成绩*/ char kemu[20]=""; printf("请输入你要修改的学生的学号"); scanf("%d",&m); for (i=0;i<p;i++) { if (m==xuehao[i]) { printf("%s的数学成绩为%d,英语成绩为%d,c语言成绩为%d,xm[i],shuxue[i],yingyu[i],c[i]");  printf("请输入你想修改的科目");} } gets(kemu); getchar(); if (kemu=="数学"); { scanf("%d",&b); shuxue[i]=b;} if (kemu=="英语"); { scanf("%d",&b); yingyu[i]=b;} if (kemu=="c语言"); { scanf("%d",&b); c[i]=b; } printf("%s的数学成绩为%d,英语成绩为%d,c语言成绩为%d,xm[i],shuxue[i],yingyu[i],c[i]"); } void scbybannji() { int i; char zyname[20]; int bjnumber; printf("请输入你的专业名称"); scanf("%s",&zyname); printf("请输入你的班级号"); scanf("%d",&bjnumber); for (i=0;i<p;i++) { if (zyname==y[i]); if (bjnumber==z[i]); printf("专业名称%s班级号%d数学成绩%d英语成绩%dc语言成绩%d,y[i],z[i],shuxue[i],yingyu[i],c[i]"); } }

    标签: c语言

    上传时间: 2018-06-08

    上传用户:2369043090

  • C语言编写雅可比迭代

    # include<stdio.h> # include<math.h> # define N 3 main(){     float NF2(float *x,float *y);     float A[N][N]={{10,-1,-2},{-1,10,-2},{-1,-1,5}};     float b[N]={7.2,8.3,4.2},sum=0;     float x[N]= {0,0,0},y[N]={0},x0[N]={};     int i,j,n=0;     for(i=0;i<N;i++)     {         x[i]=x0[i];     }     for(n=0;;n++){                 //计算下一个值     for(i=0;i<N;i++){         sum=0;         for(j=0;j<N;j++){             if(j!=i){                 sum=sum+A[i][j]*x[j];             }         }         y[i]=(1/A[i][i])*(b[i]-sum);         //sum=0;     }     //判断误差大小         if(NF2(x,y)>0.01){                 for(i=0;i<N;i++){         x[i]=y[i];     }     }             else             break;     }     printf("经过%d次雅可比迭代解出方程组的解:\n",n+1);     for(i=0;i<N;i++){         printf("%f      ",y[i]);     } } //求两个向量差的二范数函数 float NF2(float *x,float *y){ int i; float z,sum1=0; for(i=0;i<N;i++){     sum1=sum1+pow(y[i]-x[i],2); } z=sqrt(sum1); return z; }

    标签: C语言 编写 迭代

    上传时间: 2019-10-13

    上传用户:大萌萌撒

  • 常用芯片DIP SOT SOIC QFP电阻电容二极管等3D模型库 3D视图封装库 STEP后缀三维

    常用芯片DIP SOT SOIC QFP电阻电容二极管等3D模型库 3D视图封装库 STEP后缀三维视图(154个):050-9.STEP0805R.STEP1001-1.STEP1001-2.STEP1001-3.STEP1001-4.STEP1001-5.STEP1001-6.STEP1001-7.STEP1001-8.STEP103_1KV.STEP10X5JT.STEP1206R.STEP13PX2.STEP15PX2.STEP20P插针.STEP25V1000UF.STEP3296W.STEP35V2200UF.STEP3mmLED.STEP3mmLEDH.STEP3X3可调电阻.STEP400V0.1UF.STEP455.STEP630V0.1UF.STEP7805.STEP8P4R.STEPAXIAL-0.2-0.125W.STEPAXIAL-0.4-0.25W.STEPaxial-0.6-2W.STEPB-3528.STEPC-0805.STEPC06x18.STEPCAP-6032.STEPCH3.96 X2.STEPCH3.96-3P.STEPD-PAK.STEPDB25.STEPDC-30.STEPDIP14.STEPDIP16.STEPDIP6.STEPDIP8.STEPDO-214AA.STEPDO-214AB.STEPDO-214AC.STEPDO-41.STEPDO-41Z.STEPFMQ.STEPGNR14D.STEPH9700.STEPILI4981.STEPIN4007.STEPIN5408.STEPJP051-6P6C_02.STEPJQC-3F.STEPJS-1132-10.STEPJS-1132-11.STEPJS-1132-12.STEPJS-1132-13.STEPJS-1132-14.STEPJS-1132-15.STEPJS-1132-2.STEPJS-1132-3.STEPJS-1132-4.STEPJS-1132-5.STEPJS-1132-6.STEPJS-1132-7.STEPJS-1132-8.STEPJS-1132-9.STEPJS-1132R-2.STEPJS-1132R-3.STEPJS-1132R-4.STEPJS-1132R-5.STEPJS-1132R-6.STEPJS-1132R-7.STEPJS-1132R-8.STEPJZC-33F.STEPKBP210.STEPKE2108.STEPKF2510 X8.STEPKF301.STEPKF301x3.STEPKSD-9700.STEPLED5_BLUE.STEPLED5_GRE.STEPLED5_RED.STEPLED5_YEL.STEPLFCSP_WQ.STEPLQFP100.STEPLQFP48.STEPMC-146.STEPmolex-22-27-2021.STEPmolex-22-27-2031.STEPmolex-22-27-2041.STEPmolex-22-27-2051.STEPmolex-22-27-2061.STEPmolex-22-27-2071.STEPmolex-22-27-2081.STEPMSOP10.STEPMSOP8.STEPPA0630NOXOX-HA1.STEPPIN10.STEPPIN24.STEPPIN24A.STEPR 0805.STEPR0402.STEPR0603.STEPR0805.STEPR1206.STEPRA-15.STEPRA-20.STEPRS808.STEPSIP-3-3.96 22-27-2031.STEPSL-B.STEPSL-D.STEPSL-E.STEPSL-G.STEPSL-H.STEPSOD-123.STEPSOD-323.STEPSOD-523.STEPSOD-723.STEPSOD-80.STEPSOIC-8.STEPSOP-4.STEPSOP14.STEPSOP16.STEPSOP18.STEPSOT-89.STEPSOT223.STEPSOT23-3.STEPSOT23-5.STEPSSOP28.STEPTAJ-A.STEPTAJ-B.STEPTAJ-C.STEPTAJ-D.STEPTAJ-E.STEPTAJ-R.STEPTHB6064H.STEPTO-126.STEPTO-126X.STEPTO-220.STEPTO-247.STEPTO-252-3L.STEPTOSHIBA_11-4C1.STEPTSSOP-8.STEPTSSOP14-BOTTON.STEPTSSOP14.STEPTSSOP28.STEPUSB-A.STEPUSB-B.STEPWT.STEP

    标签: 芯片 dip sot soic qfp 电阻 电容 二极管 封装

    上传时间: 2021-11-21

    上传用户:XuVshu

  • PW2053-2.0.pdf规格书

    The PW2053 is a high-efficiency monolithic synchronous buck regulator using a constantfrequency, current mode architecture. The device is available in an adjustable version. Supply currentwith no load is 40uA and drops to <1uA in shutdown. The 2.5V to 5.5V input voltage range makesthe PW2053 ideally suited for single Li-Ion battery powered applications. 100% duty cycle provideslow dropout operation, extending battery life in portable systems. PWM/PFM mode operationprovides very low output ripple voltage for noise sensitive applications. Switching frequency isinternally set at 1.2MHz, allowing the use of small surface mount inductors and capacitors. Lowoutput voltages are easily supported with the 0.6V feedback reference voltage

    标签: pw2053

    上传时间: 2022-02-14

    上传用户:jason_vip1

  • 应用ANSOFT-HFSS对曲面结构贴片天线的模拟

    结构体的具体尺寸如下所示:a=1.20h=0.620其中介质锥的介电常数E=2.0。选定工作频率为f=15GHz相对应的真空中的波长为0=20mm,这样结构体的儿何尺寸己经完全确定,下面介绍求解的全过程选定求解方式为(Solution Type)Driven modal1.建立所求结构体的几何模型(单位:mm)。由于此结构体的几何形状较简单,使用工具栏中的Draw命令可直接画出,这里不再赘述述。画出的结构体如图4.1.2所示。2.充结构体的材料选定结构体中的锥体部分,添加其介电常数Er=20的介质材料注:如果HSS中没有提供与所需参数完全相同的材料,用户可以通过新建材料或修改已有材料,使其参数满足用户需求设定结构体的边界条件及其激励源a.选定结构体的贴片部分,设定其为理想导体(PerE)。b.画出尺寸为X×Y×Z=70mm×70mm×40mm的长方体作为辐射边界,并设定其边界条件为辐射边界条件(Radiation Boundary)。c.由于要求出结构体的RCS,因此设定激励源为平面入射波(Incident Wave Source)。如图4.1.3所示。4.设定求解细节,检验并求解a.设定求解过程的工作频率为f=15GHz.其余细节设定如图4.1.4所示。b.设定远区辐射场的求解(Far Field Radiation Sphere栏的设定)。c.使用 Validation check命令进行检验,无错误发生,下一步运行命令 Analyze,对柱锥结构体进行求解。如图4.1.5和4.1.6所示。

    标签: ansoft 天线 hfss

    上传时间: 2022-03-10

    上传用户:

  • cia301 V4.2.0 Canopen应用层和通信协议

    cai301 V4.0.2,canopen资料。Canopen应用层和通信协议。

    标签: canopen

    上传时间: 2022-03-23

    上传用户:

  • SDIO卡系统物理层规范(中文翻译)

    1概述SDIO(安全数字I/0)卡是一种以SD存储卡为基础并与之兼容的卡设备。这种兼容性包括机械特性,电子特性,电源,信号和软件。SDI0卡的目标是为移动电子设备提供低功耗高速度的数据I/0。最起码的使用条件下,SDI0卡插进非SDI0主设备时,不会造成设备的物理破坏或软件的崩溃,因此SDI0卡应该被主设备忽略来处理这种情况。一旦插入SDI0主设备,将以带有扩展SD规范阐述的正常方式进行卡检测。在这种状态下,SDI0卡将进入空闲状态,功耗稍微下降(在超过1秒的时间内平均值可达15mA)。通常在主机初始化和查询卡时,作为SDIO设备而言,卡将会自己认证自己。主机软件将会在已连接列表格式中获得卡信息,并由此决定卡的I/0功能是否可以接受和激活。卡对电源的要求或是否有相应的驱动软件是判据。如果卡被接受,卡会完全上电并启动内建的I/0功能。1.1SDIO特点·应用在移动设备和固定设备·SD物理总线无需改变或做最小限度的改变·存储软件做最小的改动·允许扩展物理形式来适应特殊的需求·支持即插即用·支持多功能,包括多I/0以及1/0与SD存储卡结合方式·单卡支持多达7项1/0功能和一项存储功能·允许卡中断主机·初始化电压:2.0到3.6V·操作电压:3.1到3.5V1.2主要参考文档本规范广泛参考了SDA的文档:SD卡规范第一部分《物理层规范》2000年9月版本号1.01读者可以通过这篇文档了解关于SD设备操作的更多信息,另外,其他文档都参照了本文档,完整列表在章节B.1中列出。2.1SDIO卡类型规范中定义了两种类型的SDI0卡。全速卡支持SPI、1位SD和4位SD以0-25MHz的传输模式工作,全速SDI0卡完全可以使数据传输速度超过100M位/秒(10M字节/秒)。SDI0卡第二版本是低速SDI0卡,这种卡仅需要SPI和1位SD传输模式,支持4位是可选择项。另外,低速SD10卡在0-400KHz时钟的整个范围,低速卡的使用也是一种以最小硬件资源支持低速I/0设备的引领趋势。支持类似功能的低速卡包括MODEM卡,便携式扫描仪,GPS接收机等。如果卡是“Combo card”(存储加上SDI0),那么全速和4位操作的要求是强制性的。

    标签: sdio卡 物理层

    上传时间: 2022-05-27

    上传用户:得之我幸78

  • 2.0 – 5.5V 供电 315/433.92/868/915MHz OOK 接收器CMT2210/17LH 手册

    说明:CMT2210LH 和CMT2217LH 同为低功耗、高性能的OOK 射频接收器,适用于ISM 频段315 /433.92 / 868 / 915 MHz 及其临近频点的无线接收应用。CMT2210/17LH 是真正意义的即插即用型芯片。CMT2210LH 工作在300 - 480 MHz 频段;CMT2217LH 缺省工作在600 - 960 MHz 频段,通过CMOSTEK 提供的工具可配置该器件工作在300 - 480 MHz 频段。射频频点的改变需通过选用不同频率的晶体来实现,射频频点对应的晶体频率可从RFPDK 界面读出。该器件支持0.5 – 40 kbps的数据率范围,出厂缺省参数优化到1 - 5 kbps的数据率,非常适合与基于编码器或MCU 的低成本发射器配对使用。通过在PCB 上断开或短接VDD5V 和VDDL 管脚,CMT2210/17LH 能够工作在3 - 5.5 V 或2 - 3.6 V 两种供电电压区间。当该芯片工作在 433.92 MHz 时,仅需4.5 mA 电流便可实现 -109 dBm 的接收灵敏度。CMT2210/17LH 接收器搭配CMT211x/5x 发射器便能实现高性价比的射频应用方案。

    标签: 433 868接收电路

    上传时间: 2022-07-18

    上传用户:zhaiyawei

  • BOSCH CAN规范V2.0 (中文版CAN协议)

    BOSCH CAN规范V2.0 (中文版CAN协议),介绍CAN Specification 2.0 pdf文件

    标签: CAN BOSCH 2.0 协议

    上传时间: 2013-04-24

    上传用户:zhuyibin

  • 可重构FPGA通讯纠错进化电路及其实现

    ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.

    标签: FPGA 可重构 通讯 纠错

    上传时间: 2013-07-01

    上传用户:myworkpost