2,1,7卷积码译码s-function
2,1,7卷积码译码s-function...
2,1,7卷积码译码s-function...
包含(2,1,7)卷积码编码、译码各种模块,使用Verilog hdl语言编写,还有测试文件...
一个完整的viterbi(2,1,7)编码程序,使用的是Verilog语言...
2,1,7卷积码的viterbi译码算法的FPGA实现,使用vhdl语言编写,内容详细,而且附带源代码...
这是一种用C实现的(2,1,7)卷积码维特比译码算法的软件实现....