2,1,7
共 26 篇文章
2,1,7 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 26 篇文章，持续更新中。
卷积编码
介绍了常用的（2,1,7）编码，代码用比较流行的verilog语言描述的
数字电视系统中TCM码研究
本文对数字电视的传输进行了简要的介绍，介绍了数字通信中信道编码理论，对纠错编码和数字调制分别给出了分析，特别对卷积码和OPSK原理进行了深入分析，对TCM码进行了详细的研究，同时对开发平台进行了简要介绍。结合系统的设计要求，提出整体设计方案，并定义接口信号种类，给出了一种(2，1，7)卷积码与QPSK相结合的TCM编码技术，并在FPGA上成功实现。 FPGA凭借其设计方便灵活和易于验证等特点广泛应
IEEE80211a物理层关键技术研究——FIR滤波器与Viterbi译码器的FPGA实现
无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故障等特点.该文对无线局域网的主流协议IEEE 802.11a的物理层实现技术进行了系统的研究和分析,并采用可编程ASI
数字电视系统中TCM码研究及其FPGA实现.rar
本文对数字电视的传输进行了简要的介绍，介绍了数字通信中信道编码理论，对纠错编码和数字调制分别给出了分析，特别对卷积码和OPSK原理进行了深入分析，对TCM码进行了详细的研究，同时对开发平台进行了简要介绍。结合系统的设计要求，提出整体设计方案，并定义接口信号种类，给出了一种(2，1，7)卷积码与QPSK相结合的TCM编码技术，并在FPGA上成功实现。 FPGA凭借其设计方便灵活和易于验证等特点广泛应
IEEE80211信道编解码及交织解交织的FPGA实现.rar
随着纠错编码理论研究的不断深入，纠错码的实际应用越来越广泛。卷积码作为其中重要的一种，已被大多数通信系统所采用。(2,1,7)卷积码是一种短约束长度最佳码，编、译码器易于实现，且具有较强的纠错能力。 本文研究了IEEE 802.11协议中(2,1,7)卷积码编码、交织解交织及其软判决高速Viterbi译码的实现问题。 首先介绍了IEEE 802.11无线局域网标准及规范，然后介绍了信道编解码中卷积
基于IEEE80211a的码元同步和编译码的FPGA实现.rar
凭借在多径信道中高速传输信号的能力，以及均衡简单、抗脉冲噪声和高频谱利用率的优点，正交频分复用(OFDM)技术在无线通信领域得到越来越广泛的应用，并且有望成为第四代移动通信系统的核心技术。 但是OFDM技术也存在一些缺点，一个主要缺点是对同步误差十分敏感，当存在同步误差时，子载波之间的正交性遭受破坏，从而引起严重的符号间干扰(IsD和子载波间干扰(ICI)，使解调性能大大下降，因此精确的同步对于O
OFDM无线局域网关键技术的FPGA实现.rar
无线局域网(WLAN)是未来移动通信系统的重要组成部分。由于摆脱了有线连接的束缚，无线局域网具有移动性好、成本低以及网络传输故障少等诸多优点，得到了越来越广泛的发展与应用。正交频分复用(OFDM)技术具有抗多径衰落，频谱利用率高等优点，特别适合于无线环境下的高速数据传输，是高速无线局域网的首选技术之一。从IEEE802.11a，IEEE802.11g到IEEE802.1n都是以OFDM为基础。随着
基于FPGA的Viterbi译码器设计与实现.rar
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现
IEEE 802.11信道编解码及交织解交织的FPGA实现
随着纠错编码理论研究的不断深入，纠错码的实际应用越来越广泛。卷积码作为其中重要的一种，已被大多数通信系统所采用。(2,1,7)卷积码是一种短约束长度最佳码，编、译码器易于实现，且具有较强的纠错能力。 本文研究了IEEE 802.11协议中(2,1,7)卷积码编码、交织解交织及其软判决高速Viterbi译码的实现问题。 首先介绍了IEEE 802.11无线局域网标准及规范，然后介绍了信道编解码中卷积
参数化Viterbi译码器的FPGA实现
本文以某型号接收机的应用为背景，主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括：码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。用户可以根据自己的需要设置不同的参数由开发工具生成不同的译码器用于不同的系统。 本文的创新之处在于,针对FPGA的内部
（2,1,7）卷积码编码、译码Verilog源码
包含（2,1,7）卷积码编码、译码各种模块，使用Verilog hdl语言编写，还有测试文件
2,1,7卷积码的viterbi译码算法的FPGA实现,内容详细,而且附带源代码
2,1,7卷积码的viterbi译码算法的FPGA实现,使用vhdl语言编写，内容详细,而且附带源代码
OFDM系统
OFDM系统，有（2，1，7）卷积码编码，分组交织，viterbi译码
一个完整的viterbi(2,1,7)编码程序
一个完整的viterbi(2,1,7)编码程序，使用的是Verilog语言
提供实现了（2
提供实现了（2，1，7）卷积码的维特比译码的源程序，采用了最大似然算法，介绍了软判决维特比译码算法过程的三个步骤：初始化、度量更新和回溯译码。
实现（2
实现（2，1，7）卷积编码以及相应的viterbi译码
提出了一个采用(2,1,7)卷积码+QPSK的中频调制解调方案,并在Xilinx公司的100万 门FPGA芯片上实现了该系统。该系统在信噪比SNR为6dB左右时可实现速率超过1Mbit/s、误码率
提出了一个采用(2,1,7)卷积码+QPSK的中频调制解调方案,并在Xilinx公司的100万
门FPGA芯片上实现了该系统。该系统在信噪比SNR为6dB左右时可实现速率超过1Mbit/s、误码率
小于10-5的数据传输。
这是（2
这是（2，1，7）viterbi编码和译码的c语言代码
译码中是用基二算法实现的，运行时首先要在c盘中建立一个输入文件和一个输出文件。
2,1,7卷积码译码s-function
2,1,7卷积码译码s-function
基于matlab的（2
基于matlab的（2，1，7）卷积编码