16位除法
16位除法技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
资源总数
500
16位除法 全部资料 500 份
本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.
本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.
2013-12-03
127
介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。
介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。
2016-12-21
122
在DOS下显示16位位图。（TC编译通过） 颜色与原位图的颜色不匹配
在DOS下显示16位位图。（TC编译通过） 颜色与原位图的颜色不匹配，这只是一个测试程序，但在图像下面有一个调色板，可以通过w,a,s,d键选择两个颜色进行对调。每选择一种颜色后通过Q键确认。
2014-12-07
47
MSP430系列16位超低功耗单片机原理与应用MSP430系列16位超低功耗单片机原理与应用
MSP430系列16位超低功耗单片机原理与应用MSP430系列16位超低功耗单片机原理与应用
2013-12-10
40
于背景减除法和时域差分法
于背景减除法和时域差分法，并对这两种算法加以了改进，综合二者优点，提出了一种新的运动检测方法。 以便于视觉监视中快速、准确地分割出运动目标。同时把分割出的运动目标用区域而不是轮廓二值图表示。以下的改进方案经实验证明可以实时地分割出运动目标...
2013-12-05
69