GW-US54GXS_Linux_v2.15.0.0_CE zd1211原碼
标签： GXS_Linux_v GW-US 1211 54
上传时间： 2016-05-08
上传用户：wff
Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are synchronized at clock rising edge. 5. The SHIFT signal describes the shift number. The shift range is 0 to 15. 6. When the signal RIGHT is high, it shifts input data to right. On the other hand, it shifts input data to left. 7. When the signal SIGN is high, the input data is a signed number and it shifts with sign extension. However, the input data is an unsigned number if the signal SIGN is low. 8. You can only use following gates in Table I and need to include the delay information (Tplh, Tphl) in your design.
上传时间： 2013-12-12
上传用户：himbly
Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are synchronized at clock rising edge. 5. The SHIFT signal describes the shift number. The shift range is 0 to 15. 6. When the signal RIGHT is high, it shifts input data to right. On the other hand, it shifts input data to left. 7. When the signal SIGN is high, the input data is a signed number and it shifts with sign extension. However, the input data is an unsigned number if the signal SIGN is low. 8. You can only use following gates in Table I and need to include the delay information (Tplh, Tphl) in your design.
上传时间： 2014-01-19
上传用户：三人用菜
verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input [15:0] A_in // 輸入A input [15:0] B_in // 輸入B input carryin // 第一級進位 C0
标签： output look-ahead carryout verilog
上传时间： 2014-12-05
上传用户：ls530720646
Quartus II 15.0下载链接，百度网盘，供学习使用
标签： Quartus ii
上传时间： 2022-05-08
上传用户：hai7ying
随着PCB设计复杂程度的不断提高，设计工程师对 EDA工具在交互性和处理复杂层次化设计功能的要求也越来越高。Cadence Design Systems, Inc. 作为世界第一的EDA工具供应商，在这些方面一直为用户提供业界领先的解决方案。在 Concept-HDL15.0中，这些功能又得到了大度地提升。首先，Concept-HDL15.0，提供了交互式全局属性修改删除，以及全局器件替换的图形化工作界面。在这些全新的工作环境中，用户可以在图纸，设计，工程不同的级别上对器件，以及器件/线网的属性进行全局性的编辑。
上传时间： 2013-11-19
上传用户：38553903210
随着PCB设计复杂程度的不断提高，设计工程师对 EDA工具在交互性和处理复杂层次化设计功能的要求也越来越高。Cadence Design Systems, Inc. 作为世界第一的EDA工具供应商，在这些方面一直为用户提供业界领先的解决方案。在 Concept-HDL15.0中，这些功能又得到了大度地提升。首先，Concept-HDL15.0，提供了交互式全局属性修改删除，以及全局器件替换的图形化工作界面。在这些全新的工作环境中，用户可以在图纸，设计，工程不同的级别上对器件，以及器件/线网的属性进行全局性的编辑。
上传时间： 2013-11-12
上传用户：ANRAN
Software Requirements1. Delphi 6 SP22. Oracle 8i R33. Raize 3.0.94. ExpressQuantumGrid 4.505. ExpressPrinting System 2.506. ReportBuilder 7.027. ODAC 4.15.0.13
标签： ExpressQuantumGrid Requirements Software Delphi
上传时间： 2014-01-09
上传用户：hxy200501
PCB板的线宽、覆铜厚度与通过的电流对应的关系 宽度（mm） 电流（A） 宽度（mm） 电流（A） 宽度（mm） 电流（A）0.15 0.2 0.15 0.5 0.15
上传时间： 2013-06-28
上传用户：gzming
采用纳瓦技术的8/14引脚闪存8位CMOS单片机 PIC12F635/PIC16F636/639数据手册 目录1.0 器件概述 2.0 存储器构成3.0 时钟源4.0 I/O 端口 5.0 Timer0 模块6.0 具备门控功能的Timer1 模块 7.0 比较器模块8.0 可编程低压检测（PLVD）模块9.0 数据EEPROM 存储器10.0 KeeLoq® 兼容加密模块 11.0 模拟前端（AFE）功能说明 （仅限PIC16F639）12.0 CPU 的特殊功能13.0 指令集概述14.0 开发支持15.0 电气特性16.0 DC 和AC 特性图表17.0 封装信息Microchip 网站变更通知客户服务客户支持读者反馈表 附录A： 数据手册版本历史产品标识体系全球销售及服务网点
上传时间： 2013-11-17
上传用户：qlpqlq
