基于FPGA的10M/100M以太网控制器的设计
介绍了一种10M/ 100M 以太网控制器的实现方法,该控制器以FIFO 作为帧缓存,通过程序设计实现10M/ 100M 自适应,设计中采用WS 接口,提高了设计的灵活行,可以实现与其他SOC 的互连[1 ] ,该设计采用VerilogHDL 硬件描述语言编程,基于ISE 开发环境,在Xilinx ...
介绍了一种10M/ 100M 以太网控制器的实现方法,该控制器以FIFO 作为帧缓存,通过程序设计实现10M/ 100M 自适应,设计中采用WS 接口,提高了设计的灵活行,可以实现与其他SOC 的互连[1 ] ,该设计采用VerilogHDL 硬件描述语言编程,基于ISE 开发环境,在Xilinx ...
DM9000 10M/100M以太网扩展板Linux驱动代码...
10M/100M以太网mac子层802.3协议的源代码,包括半双工和全双工。...
AXIS公司的AX88796B 10M/100M自适应网卡最新数据手册,对原数据手册做了几点修改。以及AX88796 for 2440的最新原理图...
您的大名: Email必须和注册会员时的Email相同 您的EMail: 文件: 最大100M,不要分割文件,名字不能太长 请用英文名,尽量和原工程文件名相同 只支持.rar, .zip, .gz文件后缀名 源码类别...