Altium.Designer.6.0.中文手册
上传时间： 2013-10-31
上传用户：zczc
genesis9.0算号器提供genesis算号器使用视频。安装文件一定要放在小写英文路径下，中文不行，有大写字母的英文也不行。1.算号器的只是算gnd的号，要算get的号，需要参考算号器的步骤。注意选择破解有效时间。2.7天过期，30天过期，永不过期等。注意要用自己机器识别号去算，在get运行弹出来的序号对话框里，有机器识别号。3.安装完成，启动时，填写进入用户名和密码时，一定不能用鼠标。直接用回车键，否则失效。密码框内的密码不可见，输完直接回车，即可进入genesis界面。
上传时间： 2015-01-02
上传用户：chens000
随着PCB设计复杂程度的不断提高，设计工程师对 EDA工具在交互性和处理复杂层次化设计功能的要求也越来越高。Cadence Design Systems, Inc. 作为世界第一的EDA工具供应商，在这些方面一直为用户提供业界领先的解决方案。在 Concept-HDL15.0中，这些功能又得到了大度地提升。首先，Concept-HDL15.0，提供了交互式全局属性修改删除，以及全局器件替换的图形化工作界面。在这些全新的工作环境中，用户可以在图纸，设计，工程不同的级别上对器件，以及器件/线网的属性进行全局性的编辑。
上传时间： 2013-11-12
上传用户：ANRAN
Altium Designer 6.0保留了包括全面集成化的版本控制系统的图形化团队设计功能，例如：内嵌了文档历史管理系统、新增强大的可以检测原理图与PCB 文件的差异的工程比较修正功能、元件到文档的链接功能。Altium Designer 6.0 存储管理器可以帮助比较并恢复旧的工程文件功能的高级文件控制和易用的备份管理；比较功能不仅能查找电气差异，也包括原理图与PCB 文档间图形变化；还提供无需第三方版本控制系统的完整的本地文件历史管理功能。强大的设计比较工具不仅可以随时用于同步原理图工程到PCB，也可以被用于比较两个文档，例如：两个网表、两张原理图、网表和PCB等等。还可以是元件与连通性比较。
标签： Designer Protel Altium 6.0
上传时间： 2014-12-08
上传用户：wdq1111
ＰＲＯ＼Ｅ４.０安装方法 第一步：修改环境变量. 我的电脑----属性---高级---环境变量---新建---变量名：lang 值：chs （注：下载好的PRO/E有CD1 CD2 CD3 crack4.0） 第二步、许可证生成 在D盘新建一个文件夹PROE,再在PROE里面新建文件夹，命名为proewildfire，将安装文件里面的CRACK4.0文件夹复制到PROE里面，用记事本打开CRACK里面的PTC-LIC-4.0文件，你就找下HOSTID：00-11-D8-BB-5B-62，将00-11-D8-BB-5B-62复制起来，然后点击CD1- sutep（如果没有反应，找到CD1-dsrc--i486-nt----obj---PTCSETUP安装），安装界面会出现你的主机ID，把记事本里面的ID全部替换为你的主机ID（方法：编辑---替换，然后按要求选择填选，全部替换），保存（记得存在哪。等等有用）。
上传时间： 2013-11-23
上传用户：yjj631
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-12-17
上传用户：debuchangshi
为电力系统开关特性测试仪专门开发的数据采集及测试信号控制主控单元。DTE0802 同时具有 USB2.0 总线高速数据采集功能，可经 USB 电缆接入各种台式计算机、笔记本机、工控机连接，构成实验室、产品质量检验中心、特别是野外测控、医疗设备等领域的数据采集、波形分析和处理系统，也可构成工业生产过程控制监控测量系统。而且它具有体积小，即插即用等特点，因此是便携式系统用户的最佳选择。
上传时间： 2013-11-12
上传用户：18602424091
Multisim_11.0详细的_安装 汉化 破解_全过程
上传时间： 2013-11-05
上传用户：cainaifa
因为PCIE 3.0信号的速率可以达到8Gb/s，而且链路通道走线也可能会很长，这可能会导致高速信号衰减过大，在接收端无法得到张开的眼图。因此在PCIE 3.0的Tx和Rx端均使用了均衡设置，以补偿长链路时高速信号的衰减。
上传时间： 2013-10-27
上传用户：894448095
基于USB2.0的虚拟示波器项目申请答辩
上传时间： 2015-01-03
上传用户：杏帘在望
