由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.
上传时间： 2013-12-24
上传用户：bjgaofei
我们的大作业,包括runge-kutta法仿真,0-1分布,反变换的C语言原程序,还有结果图,应该是每问题的
标签： runge-kutta C语言 仿真 分布
上传时间： 2016-01-11
上传用户：x4587
本源程序是用于数字信号处理中３２位的傅立叶变换的程序，主要用于ＢＦ系列处理器上
上传时间： 2016-01-14
上传用户：wang0123456789
本源程序是用于数字信号处理中３２位的傅立叶变换的程序，主要用于ＢＦ系列处理器上
上传时间： 2013-12-01
上传用户：AbuGe
2级流水线实现的8位全加器的VHDL代码，适用于altera系列的FPGA/CPLD
上传时间： 2014-06-15
上传用户：zhanditian
将共轭对称性复序列进行快速傅里叶反变换,得出变换结果为实序列。
上传时间： 2013-12-26
上传用户：sdq_123
设计题目：8位数字抢答器的设计设计题目：8位数字抢答器的设计
上传时间： 2016-01-30
上传用户：asdkin
24位SPI方式工作的ADS1255摸数转换器的的驱动程序,
上传时间： 2014-01-09
上传用户：redmoons
一个完整FFT变换的C代码, 本代码在工程项目中得到了应用的检验. 若哪位发现BUG请通知本人.
上传时间： 2016-02-12
上传用户：c12228
利用Matlab编写求取4级移位寄存器的M序列 设初始序列为:1 1 1 1 通过一个四级的移位寄存器,其中在第三级有负反馈(一个模二加法),即将序列的第三位和第四位相加(如序列1 1 1 1经移位寄存器第一次移位后为0 1 1 1)的值再赋到第一位. 序列的周期为16.
上传时间： 2016-02-14
上传用户：tfyt
