VHDL语言的高频时钟分频模块
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...
提出一种高频时钟电路的设计方案。利用一款先进的可编程时钟合成器MPC92433,基于FPGA的控制,实现4对LVDS信号输出。系统经过测试,输出时钟信号频率达到1 GHz,可以广泛应用到各种数字电路设计中。 ...
输入一个高频时钟,输出一个频率可设置的周期信号的verlog模块,在系统设计时很方便...
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...
随着电子技术的快速发展,各种电子设备对时间精度的要求日益提升。在卫星发射、导航、导弹控制、潜艇定位、各种观测、通信等方面,时钟同步技术都发挥着极其重要的作用,得到了广泛的推广。对于分布式采集系统来说,中心主站需要对来自于不同采集设备的采集数据进行汇总和分析,得到各个采集点对同一事件的采集时间差异,通...