虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

高速设计

  • 高速ADC模拟输入接口考虑

    采用高输入频率、高速模数转换器(ADC)的系统设计是一项具挑战性的任务。ADC输入接口设计有6个主要条件:输入阻抗、输入驱动、带宽、通带平坦度、噪声和失真。

    标签: ADC 模拟输入 接口

    上传时间: 2013-10-21

    上传用户:chukeey

  • 小型化设计的实现与应用

    电子产品功能越来越强大的同时,对便携的要求也越来越高,小型化设计成为很多电子设计公司的研究课题。本文以小型化设计的方法、挑战和趋势为主线,结合Cadence SPB16.5在小型化设计方面的强大功能,全面剖析小型化设计的工程实现。主要包括以下内容:小型化设计的现状和趋势,以及现在主流的HDI加工工艺,介绍最新的ANYLAYER(任意阶)技术的设计方法以及工艺实现,介绍埋阻、埋容的应用,埋入式元器件的设计方法以及工艺实现。同时介绍Cadence SPB16.5软件对小型化设计的支持。最后介绍HDI设计在高速中的应用以及仿真方法,HDI在通信系统类产品中的应用,HDI和背钻的比较等。

    标签:

    上传时间: 2014-01-18

    上传用户:yph853211

  • 高速PCB设计须知

    DSP系统的降噪技术,PowerPCB在印制电路板设计中的应用技术,PCB互连设计过程中最大程度降低RF效应的基本方法

    标签: PCB

    上传时间: 2013-10-11

    上传用户:gmh1314

  • PCB布线设计超级攻略

    设计PCB时,往往很想使用自动布线。通常,纯数字的电路板(尤其信号电平比较低,电路密度比较小时)采用自动布线是没有问题的。但是,在设计模拟、混合信号或高速电路板时,如果采用布线软件的自动布线工具,可能会出现一些问题,甚至很可能带来严重的电路性能问题。

    标签: PCB 布线设计 超级

    上传时间: 2013-11-19

    上传用户:wangrong

  • 高速PCB经验与技巧

    EDA技术已经研发出一整套高速PCB和电路板级系统的设计分析工具和方法学,这些技术涵盖高速电路设计分析的方方面面:静态时序分析、信号完整性分析、EMI/EMC设计、地弹反射分析、功率分析以及高速布线器。

    标签: PCB 经验

    上传时间: 2013-10-15

    上传用户:frank1234

  • 差分线对的PCB设计要点

      信号完整性是高速数字系统中要解决的一个首要问题之一,如何在高速PCB 设计过程中充分考虑信号完整性因素,并采取有效的控制措施,已经成为当今系统设计能否成功的关键。在这方面,差分线对具有很多优势,比如更高的比特率 ,更低的功耗 ,更好的噪声性能和更稳定的可靠性等。目前,差分线对在高速数字电路设计中的应用越来越广泛,电路中最关键的信号往往都要采用差分线对设计。介绍了差分线对在PCB 设计中的一些要点,并给出具体设计方案。

    标签: PCB 差分线

    上传时间: 2014-12-24

    上传用户:540750247

  • PCB设计中SI的仿真与分析

      讨论了高速PCB 设计中涉及的定时、反射、串扰、振铃等信号完整性( SI)问题,结合CA2DENCE公司提供的高速PCB设计工具Specctraquest和Sigxp,对一采样率为125MHz的AD /DAC印制板进行了仿真和分析,根据布线前和布线后的仿真结果设置适当的约束条件来控制高速PCB的布局布线,从各个环节上保证高速电路的信号完整性。

    标签: PCB 仿真

    上传时间: 2013-11-06

    上传用户:zhang97080564

  • 高速PCB中微带线的串扰分析

      对高速PCB中的微带线在多种不同情况下进行了有损传输的串扰仿真和分析, 通过有、无端接时改变线间距、线长和线宽等参数的仿真波形中近端串扰和远端串扰波形的直观变化和对比, 研究了高速PCB设计中串扰的产生和有效抑制, 相关结论对在高速PCB中合理利用微带线进行信号传输提供了一定的依据.

    标签: PCB 微带线 串扰分析

    上传时间: 2013-10-26

    上传用户:dragonhaixm

  • CADENCE PCB设计:布局与布线

    复杂的物理和电气规则, 高密度的元器件布局, 以及更高的高速技术要求, 这一切都增加了当今PCB设计的复杂性。 不管是在设计过程的哪一个阶段, 设计师都需要能够轻松地定义,管理和确认简单的物理/间距规则, 以及至关重要的高速信号;同时, 他们还要确保最终的PCB满足传统制造以及测试规格所能达到的性能 目标。

    标签: CADENCE PCB 布局 布线

    上传时间: 2013-11-09

    上传用户:gxm2052

  • 高速电路传输线效应分析与处理

    随着系统设计复杂性和集成度的大规模提高,电子系统设计师们正在从事100MHZ以上的电路设计,总线的工作频率也已经达到或者超过50MHZ,有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz,将近50% 以上的设计主频超过120MHz,有20%甚至超过500M。当系统工作在50MHz时,将产生传输线效应和信号的完整性问题;而当系统时钟达到120MHz时,除非使用高速电路设计知识,否则基于传统方法设计的PCB将无法工作。因此,高速电路信号质量仿真已经成为电子系统设计师必须采取的设计手段。只有通过高速电路仿真和先进的物理设计软件,才能实现设计过程的可控性。传输线效应基于上述定义的传输线模型,归纳起来,传输线会对整个电路设计带来以下效应。 · 反射信号Reflected signals · 延时和时序错误Delay & Timing errors · 过冲(上冲/下冲)Overshoot/Undershoot · 串扰Induced Noise (or crosstalk) · 电磁辐射EMI radiation

    标签: 高速电路 传输线 效应分析

    上传时间: 2013-11-16

    上传用户:lx9076