为了满足现代高速通信中频率快速转换的需求，基于坐标旋转数字计算（CORDIC，Coordinate Rotation Digital Computer）算法完成正交直接数字频率合成（ODDFS，Orthogonal Direct Digital Frequency Synthesizer）电路设计方案。采用MATLAB和Xilinx System Generator开发工具搭建电路的系统模型，通过现场可编程门阵列（FPGA，Field Programmable Gate Array）完成电路的寄存器传输级（RTL，Register Transfer Level）验证，仿真结果表明电路设计具有很高的有效性和可行性。
上传时间： 2013-11-09
上传用户：hfnishi
基于低噪声放大器（LNA）的噪声系数和驻波比之间的矛盾，本文采用安捷伦公司的ATF54143晶体管计了一款工作于890~960 MHz平衡式低噪声放大器。该设计分为两部分：3 dB 90°相移定向耦合器和并联的低噪声放大器。本文中首先介绍LNA相关理论，然后通过安捷伦公司的ADS仿真软件进行电路仿真，仿真结果满足设计要求，达到了低噪声系数和良好地驻波比要求。此文也为后面电路的设计和调试提供了理论支持。
上传时间： 2013-11-02
上传用户：410805624
差分放大器--湖南大学
上传时间： 2013-11-23
上传用户：chenlong
摘要：用单片机控制放大器增益， 实现放大器增益扩程功能， 以满足不同幅度信号对放大器增益的要求分析了单片机控制放大器增益的原理、设计思路，给出了计算公式和设计电路．
上传时间： 2013-10-23
上传用户：michael20
图1所示电路可将高频单端输入信号转换为平衡差分信号，用于驱动16位10 MSPS PulSAR® ADC AD7626。该电路采用低功耗差分放大器ADA4932-1来驱动ADC，最大限度提升AD7626的高频输入信号音性能。此器件组合的真正优势在于低功耗、高性能
上传时间： 2013-10-21
上传用户：佳期如梦
低噪声放大器是接收机中最重要的模块之一，文中采用了低噪声、较高关联增益、PHEMT技术设计的ATF-35176晶体管，设计了一种应用于5.5~6.5 GHz频段的低噪声放大器。为了获得较高的增益，该电路采用三级级联放大结构形式，并通过ADS软件对电路的增益、噪声系数、驻波比、稳定系数等特性进行了研究设计，最终得到LNA在该频段内增益大于32.8 dB，噪声小于1.5 dB，输入输出驻波比小于2，达到设计指标。
上传时间： 2013-11-15
上传用户：brilliantchen
提出了一种基于gm /ID方法设计的可变增益放大器。设计基于SMIC90nmCMOS工艺模型，可变增益放大器由一个固定增益级、两个可变增益级和一个增益控制器构成。固定增益级对输入信号预放大，以增加VGA最大增益。VGA的增益可变性由两个受增益控制器控制的可变增益级实现。运用gm /ID的综合设计方法，优化了任意工作范围内，基于gm /ID和VGS关系的晶体管设计，实现了低电压低功耗。为得到较宽的增益范围，应用了一种新颖的伪幂指函数。利用Cadence中spectre工具仿真，结果表明，在1.2 V的工作电压下，具有76 dB的增益，控制电压范围超过0.8 V，带宽范围从34 MHz到183.6 MHz，功耗为0.82 mW。
上传时间： 2013-11-10
上传用户：笨小孩
高速数字电路设计，实用
上传时间： 2013-10-10
上传用户：kelimu
主要说的是应该为仪表放大器提供一个电流通路
标签： 仪表放大器
上传时间： 2013-11-13
上传用户：lmq0059
一种具有超高输入阻抗、超低输入偏置电流的仪表放大器。
上传时间： 2013-11-03
上传用户：jiangfire
