介绍了一种基于大规模FPGA及高性能DSP芯片的机载雷达信号处理嵌入式系统的设计方案及设计实现。 采用标准的VME总线及基于FPGA内嵌MGT的高速串行互连技术,具有实时性强、集成度高以及软硬件可编程易于系统 扩展及重构的特点。
上传时间： 2016-05-11
上传用户：youmo81
一种关于高速时钟提取的文章，讲述了锁相环提取时钟的优缺点。
标签： 时钟
上传时间： 2013-12-21
上传用户：woshiayin
某实验箱ViVi源代码,S3C2410,64DSRAM,64NAND flash
上传时间： 2013-12-24
上传用户：myworkpost
Windows下DNS ID欺骗的原理与实现在DNS数据报头部的id（标识）是用来匹配响应和请求数据报的。现在，让我们来看看域名解析的整个过程。客户端首先以特定的标识向DNS服务器发送域名查询数据报，在DNS服务器查询之后以相同的ID号给客户端发送域名响应数据报。这时客户端会将收到的DNS响应数据报的ID和自己发送的查询数据报ID相比较，如果匹配则表明接收到的正是自己等待的数据报，如果不匹配则丢弃之。 假如我们能够伪装DNS服务器提前向客户端发送响应数据报，那么客户端的DNS缓存里域名所对应的IP就是我们自定义的IP了，同时客户端也就被带到了我们希望的网站。条件只有一个，那就是我们发送的ID匹配的DSN响应数据报在DNS服务器发送的响应数据报之前到达客户端。
上传时间： 2016-05-16
上传用户：我们的船长
Visual C++程序设计实验指导与实训
上传时间： 2016-05-18
上传用户：三人用菜
SEG Y 数据交换格式SEG Y rev 0 自1975 年推 出以来在地球物理界得到了广泛的应用$并引发了 一系列的革新# 随着三维数据采集技术以及高速 度％ 大容量记录媒体的应用$SEG Y rev 0 已经不能 满足现阶段数据采集％ 处理及存储的需求$ 因此$ SEG 技术标准委员会! the SEG Technical Standards Committee " 推出了新的格式标准&&&SEGYrev 1.0#
上传时间： 2014-02-05
上传用户：zsjzc
这是关于高速电路系统设计的一本书，也是英文版的，中文版的都没有，希望对兄弟姐妹们有用哦。
上传时间： 2016-05-20
上传用户：a673761058
高速采样保持放大器AD781，最适合刚刚的初学者
上传时间： 2014-01-19
上传用户：sjyy1001
《ALTERA FPGA/CPLD高级篇》高速DDR存储器数据接口设计实例
上传时间： 2014-01-08
上传用户：zmy123
《ALTERA FPGACPLD高级篇》高速串行差分接口（HSDI）设计实例
上传时间： 2014-12-08
上传用户：xjz632
