随着信息化、网络化和智能化的发展，嵌入式系统和加密技术成为当今热门的技术。本文将两方面的技术结合起来，在对ARM嵌入式系统和高级数据加密标准算法Rijndael作全面分析的基础上，对其应用做了研究。 文中首先分析了嵌入式系统和数据加密算法的发展状况，介绍了 ARM微处理器体系结构和 Rijndael 算法原理的相关知识。然后，结合课题研究，详细介绍了开发板 SHX-ARM7 的硬件配置和嵌入式软件开发环境的建立，包括 ADS1.2和超级终端的设置。 文中深入研究了嵌入式操作系统的移植和 Rijndael 算法在开发板上的编程实现，给出了仿真实验结果。选择移植的μC/OS-Ⅱ操作系统具有良好的实时性、可扩展性和可移植性，为进一步的嵌入式应用打下基础。Rijndael 算法的实现分为三大模块：密钥扩展、加密和解密模块，其结果可作为API函数，在嵌入式加密应用软件编程中直接调用。 本文对基于 ARM 的 Rijndael 算法的应用进行了探讨，给出了基于ARM微处理器与Rijndael算法的IC卡数据加密系统的设计方案，并提出了三种密钥安全管理方案，经比较重点描述了“一卡一密、一次一密”的密码管理思想。该方法能够保证每张 IC 卡每次用来存储重要数据时的初始密钥都是随机的，在一定程度上增加了破译难度，提高了安全性。 在结论中阐述了尚需进一步解决的问题以及下一步的工作内容。
上传时间： 2013-07-06
上传用户：kjgkadjg
现场可编程门阵列(FPGA)是一种现场可编程专用集成电路，它将门阵列的通用结构与现场可编程的特性结合于一体，如今，FPGA系列器件已成为最受欢迎的器件之一。随着FPGA器件的广泛应用，它在数字系统中的作用日益变得重要，它所要求的准确性也变得更高。因此，对FPGA器件的故障测试和故障诊断方法进行更全面的研究具有重要意义。随着FPGA器件的迅速发展，FPGA的密度和复杂程度也越来越高，使大量的故障难以使用传统方法进行测试，所以人们把视线转向了可测性设计(DFT)问题。可测性设计的提出为解决测试问题开辟了新的有效途径，而边界扫描测试方法是其中一个重要的技术。 本文对FPGA的故障模型及其测试技术和边界扫描测试的相关理论与方法进行了详细的探讨，给出了利用布尔矩阵理论建立的边界扫描测试过程的数学描述和数学模型。论文中首先讨论边界扫描测试中的测试优化问题，总结解决两类优化问题的现有算法，分别对它们的优缺点进行了对比，进而提出对两种现有算法的改进思想，并且比较了改进前后优化算法的性能。另外，本文还对FPGA连线资源中基于边界扫描测试技术的自适应完备诊断算法进行了深入研究。在研究过程中，本文基于自适应完备诊断的思想对原有自适应诊断算法的性能进行了分析，并将独立测试集和测试矩阵的概念引入原有自适应诊断算法中，使改进后的优化算法能够简化原算法的实现过程，并实现完备诊断的目标。最后利用测试仿真模型证明了优化算法能够更有效地实现完备诊断的目标，在紧凑性指标与测试复杂性方面比现在算法均有所改进，实现了算法的优化。
上传时间： 2013-06-30
上传用户：不挑食的老鼠
【人邮出版社，2004，杨克俊编著】 本书系统介绍电磁兼容技术的基本知识、概念，以及国内、外电磁兼容技术标准，着重从工程实践角度阐述电磁兼容技术的原理、应用方法及应注意事项。全书共分10章，内容包括：屏蔽技术、滤波技术、接地技术、线路板设计、电缆设计、瞬态干扰抑制、电磁干扰诊断与解决技术以及在无线电通信系统和计算机系统中的EMC技术。 第9章 无线电通信系统中的电磁兼容技术
上传时间： 2013-04-24
上传用户：changeboy
16×16点阵(滚动显示)论文+程序.rar cdma通信系统中的接入信道部分进行仿真与分析.rar LED显示屏动态显示和远程监控的实现.rar MCS-51单片机温度控制系统.rar USB接口设计.rar 毕业设计(论文)OFDM通信系统基带数据.rar 仓库温湿度的监测系统.rar 单片机串行通信发射机.rar 单片机课程设计__电子密码锁报告.rar 单片机控制交通灯.rar 还有很多·············
上传时间： 2013-04-24
上传用户：huazi
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
介绍了MIMO的基本原理，并在此基础上对MIMO在不同移动通信系统中的应用进行了阐述，最后介绍了R&S公司的相应测试解决方案。 1 引言 对于所有的无线通信系统而言，无论是3GPP UMTS这样的移动无线网络，还是像WLAN那样的无线局域网，除了通过高阶调制或更大的信号带宽这样传统的方式来提高数据速率以外，还可以通过多天线技术来提高信道的容量。作为未来移动通信的必选项目，MIMO已经引起了更多的关注，而对于MIMO系统的实现和测试，也成为通信行业的热点及难点。本文在介绍MIMO的基本原理以及在MIMO不同移动通信标准表现形式的基础上，介绍R&S公司提供的相应测试解决方案，可以满足不同客户、不同标准及不同阶段的MIMO系统测试需求。 2 MIMO基本原理 根据不同的传输信道类型，可以在无线系统中使用相应的分集方式。目前，主要的分集方式包括时间分集（不同的时隙和信道编码）、频率分集（不同的信道、扩频和OFDM）以及空间分集等。多天线系统利用的就是空间方式，而MIMO作为典型的多天线系统，可以明显提高传输速率。而在实际的无线系统中，可以根据实际情况使用一种或者多种分集方式。
上传时间： 2013-12-26
上传用户：dave520l
利用银行家算法避免死锁。掌握银行家算法中的数据结构，算法的整个过程，并加深对银行家算法的理解
上传时间： 2015-01-30
上传用户：tfyt
计算mie散射过程中的散射幅度函数，对研究粒子散射问题有较大帮助
上传时间： 2015-07-19
上传用户：chenbhdt
金融中的计算，一个算法的实现，具体叫什么我也不清楚，帮朋友做的
上传时间： 2014-01-22
上传用户：1101055045
大家看下吧,利用银行家算法避免死锁。掌握银行家算法中的数据结构，算法的整个过程，并加深对银行家算法的理解.
上传时间： 2015-08-16
上传用户：qazxsw
