CAN 是 Controller Area Network 的缩写，是 ISO 国际标准化的串行通信协议。CAN总线有两个ISO国际标准：ISO11898 和 ISO11519。ISO11898 定义了通信速率为 125 kbps～1 Mbps 的高速 CAN 通信标准，属于闭环总线，传输速率可达1Mbps，总线长度 ≤ 40米。ISO11519 定义了通信速率为 10～125 kbps 的低速 CAN 通信标准，属于开环总线，传输速率为40kbps时，总线长度可达1000米描述了can通信协议
上传时间： 2022-03-24
上传用户：默默
说明：Microchip Technology Inc.采用存储容量为1 Kb至1Mb的低电压串行电可擦除PROM（Electrically Erasable PROM，EEPROM），支持兼容串行外设接口（Serial Peripheral Interface，SPI）的串行总线架构，该系列器件支持字节级和页级功能，存储容量为512 Kb和1Mb的器件还通常与基于闪存的产品结合使用，具有扇区和芯片擦除功能。所需的总线信号为时钟输入（SCK）线、独立的数据输入（S1）线和数据输出（SO）线。通过片选（CS）输入信号控制对器件的访问。可通过保持引脚（HOLD）暂停与器件的通信。器件被暂停后，除片选信号外的所有输入信号的变化都将被忽略，允许主机响应优先级更高的中断。整个SPI兼容系列器件都具有标准的8引脚PDIP和SOIC封装，以及更高级的封装，如8引脚TSSOP，MSOP.2x3DFN，5x6 DFN和6引脚SOT-23封装形式。所有封装均为符合RoHS标准的无铅（雾锡）封装。引脚图（未按比例绘制）
上传时间： 2022-06-20
上传用户：fliang
在数字技术高速发展的今天，有许多芯片被用作数据交换的核心器件，以起到承上启下数据交换的权纽作用。FPGA即现场可编程门阵列，由于其运行速度快且具有可编程的灵活性，现在已经成为EDA设计的主要逻辑器件，SPI接口技术是一种高速高效率的串行接口技术，主要用于扩展外设和进行数据交换，在许多高档的单片机中，已经作为一种配置标准。如AT8958252.ADC812等等，使工程技术人员在设计系统时具有更大的灵活性，因而受到工程技术人员的欢迎。但像MCS51系列、MCS96系列等应用非常广泛的单片机并不带SPI接口，这样就限制了在这些系统中使用带SPI接口的器件。该文将用软件模拟SPI接口时序的方法来实现MCU与FPGA之间的数据换换。1 SP1总线接口概述SPI（Serial Peripheral Interfce-串行外设接口）总线系统是一种同步串行外设接口，允许MCU与各种外围设备以串行方式进行通信、数据交换。SPIT在芯片的管脚上只占用4根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议.SPI是一个环形总线结构，由SS（CS）、SCK.SDI SD0构成，其时序其实很简单，主要是在SK的控制下，两个双向移位寄存器进行数据交换。SPI主要特点有：可以同时发出和接收串行数据；可以当作主机或从机工作：提供频率可编程时铁发送结束中断标志；写冲突保护；总线竞争保护等。
上传时间： 2022-06-26
上传用户：
随着新研发单板上高速Serdes信号的增多，信号完整性测试显的越来越重要，本文档围绕Serdes信号的眼图抖动测试总结一些测试注意事项。新研发单板上高速Serdes信号速率高达2.45G，一些时钟信号上升/下降沿达到400ps左右，必然需要测量Serdes信号的眼图、抖动，在这里总结一些测试经验和注意事项。UBPG1单板上有如下几种高速数据SERDES信号：1. GE SERDES接口(SGMII接口标准)2. AIF SERDES接口(CPRI接口标准)3. IQ SERDES接口(类CPRI接口标准，自定义帧格式)4. 光口 SERDES接口(CPRI接口标准)对于SERDES信号，其信号电气特性由IEEE协议规定，在协议中会给出相应的眼图测试模板及抖动指标，部分芯片厂家会在DATASHEET中给出单独的眼图测试模板及抖动指标（一般会比协议要求的更宽松）。UBPG1单板上的SERDES接口按电气特性分有两种，一种是SGMII接口（用1000-BASE-CX模板，IEEE协议39节）；一种是CPRI接口（用XAUI模板，IEEE协议49节）。
上传时间： 2022-06-30
上传用户：
基于USB的串行通信软硬件设计
上传时间： 2013-08-04
上传用户：eeworm
专辑类-数字处理及显示技术专辑-106册-9138M 基于USB的串行通信软硬件设计-41页-0.8M.pdf
上传时间： 2013-07-19
上传用户：yatouzi118
60年代初，国际上首次将B超诊断仪应用于临床诊断，40多年来B超诊断仪的发展极为迅速。随着数字信号处理及计算机技术的发展，目前国际上先进水平的超声诊断设备几乎每一个环节都包含着数字信号处理的内容，研制全数字化的超声诊断设备已成为发展趋势。 @@ 基于FPGA及嵌入式操作系统的全数字超声诊断系统具有技术含量高、便携的特点，可用数字硬件电路来实现数据量极其庞大的超声信息的实时处理。 @@ 本文从超声诊断原理入手，在对超声诊断系统中的几个关键技术进行分析的基础上，重点研究开发超声诊断系统中数字信号处理部分的两个核心算法。以FPGA芯片为载体，在Quartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证，分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。另外，采用Verilog HDL语言对应用于图像显示模块的SPI接口进行了编程设计，编译下载至FPGA中，最终实现了与ARM A8的OMPG3530板之间高速串行数据的传输。 @@ 采用在单片FPGA芯片内实现数字式超声诊断部分核心算法并与高性能ARMA8处理器相配合的数字信号处理解决方案，具有高速度、高精度、高集成度、便携的特点，为全数字化便携超声诊断设备的研制打下了基础。 @@关键词：超声诊断系统；FPGA；数字FIR滤波器；CORDIC算法；SPI总线
上传时间： 2013-07-07
上传用户：hxy200501
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
本课题是在课题组已实现的高速串行通信平台的基础上，进一步引伸，设计开源的PCI软核通信模块替代Xilinx公司提供的LogiCORE PCI核，力求在从模式下，做到占用资源更少，传输速度更快，也为以后实现更完整的功能提供平台。 本文以此为背景，基于FPGA平台，搭建以开源的PCI软核为核心的串行通信接口平台，使其成为PCI总线与用户逻辑之间的桥梁，使用户逻辑避开与复杂的PCI总线协议。本课题采用Spartan-II FPGA芯片XC2S200-6FG456C系统开发板作为串行通信接口的硬件实验平台，实现了支持配置读/写交易、单数据段读/写、突发模式读/写、命令/地址译码功能和数据传送错误检测与处理功能的PCI软核。 本文主要阐述了以PCI软核为核心的串行通信平台的实现，首先介绍了PCI软核的编程语言、软件工具和硬件实验平台Spartan-II FPGA芯片XC2S200-6FG456C系统开发板。然后，介绍了PCI总线命令、PCI软核所支持的功能、PCI软核两侧信号的定义、PCI软核配置模块以及探讨了PCI软核的状态机接收、发送数据等过程，分析了PCI软核的数据收发功能仿真，主要包括配置读/写交易、单数据段模式读/写和突发模式读/写的仿真图形，并阐述了管脚约束的操作流程。最后介绍PCI软核模块的WDM驱动，内容包括驱动程序简介、驱动程序的开发、中断处理、驱动程序与应用程序之间的通信以及应用程序操作。最后，对PCI软核的各种性能进行了比较分析。整个模块设计紧凑，完成在实验平台上的数据发送。 设计选用硬件描述语言VerilogHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为PCI软核编写WinXP下的驱动程序，用VC++6.0编写相应的测试应用程序。之后，将FPGA设计下载到Spanan-II FPGA芯片XC2S200-6FG456C系统开发板中运行。 文章最后指出工作中的不足之处和需要进一步完善的地方。
上传时间： 2013-04-24
上传用户：sc965382896
随着计算机及其外围设备的发展，传统的并行接口和串行接口在灵活性和接口扩展等方面存在的缺陷愈来愈不可回避，并逐渐成为计算机通信的瓶颈。在这种情况下，通用串行总线(Universal Serial Bus，USB)诞生了。USB由于具有传输速率高、价格便宜、使用方便、灵活性高、支持热插拔、接口标准化和易于扩展等优点，目前已经成为计算机外设接口的主流技术，在计算机外围设备和消费类电子领域正获得越来越多的应用。 @@ 本文基于USB2．0协议规范，设计了一款支持高速和全速传输的USB2．0设备控制器IP核。文中着重介绍了这款设备控制器IP核的设计和FPGA验证工作，详细研究并分析了USB2．0规范，根据规范提出了一种USB2．0设备控制器整体构架方案，描述了各个功能子模块硬件电路的功能及实现。从可重用的角度出发，对设备控制器模块进行优化设计，增加多个灵活的配置选项，根据不同的应用对硬件进行配置，使其在满足要求的情况下去除冗余电路，以减少占用面积和功耗，从而使其灵活地应用于各种USB系统。本文还研究了IP核的验证方法，并对所设计的USB2．0设备控制器建立了功能完备的ModelSim仿真验证环境，搭建了FPGA硬件验证平台，设计了具有AHB接口的设备控制器和带有8051的设备控制器，并分别在FPGA平台上进行了功能验证。 @@ 本文所设计的USB2．0设备控制器IP核可配置性高，使用者可以自由配置所需端点的个数以及每个端点类型等，可以集成于多种USB系统中，适于各类USB设备的开发。本课题所取得的成果为USB2．0设备类的研究和开发积累了经验，并为后来实验室某项目测试芯片的USB数据采集提供了参考方案，也为未来USB3．0接口IP核的开发和应用奠定了基础。 @@关键词USB2．0控制器；IP核；FPGA；验证
上传时间： 2013-06-30
上传用户：nanfeicui
