为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的电原理图设计和版图设计，整体电路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工艺的工艺库（06mixddct02v24）仿真，基于CSMC 2P2M 0.6 μm CMOS工艺完成版图设计，并在一款多功能数字芯片上使用，版图面积为1 mm×1 mm，并参与MPW（多项目晶圆）计划流片，流片测试结果表明，在输出负载很大时，本设计能提供足够的驱动电流，同时延迟时间短、并占用版图面积小。
上传时间： 2013-10-09
上传用户：小鹏
本文结合研究所科研项目需要，基于16 位高速ADC 芯片LTC2204，设计了一种满足课题要求的高速度高性能的16 位模数转换板卡方案。该方案中的输入电路和时钟电路采用差分结构，输出电路采用锁存器隔离结构，电源电路采用了较好的去耦措施，并且注重了板卡接地设计，使其具有抗噪声干扰能力强、动态性能好、易实现的特点。
上传时间： 2013-11-10
上传用户：cc1
以某高速实时频谱仪为应用背景，论述了5 Gsps采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC（analog to digital，模数转换器）的设计、系统采样时钟设计、模数混合信号完整性设计、电磁兼容性设计和基于总线和接口标准（PCI Express）的数据传输和处理软件设计。在实现了系统硬件的基础上，采用Xilinx公司ISE软件的在线逻辑分析仪（ChipScope Pro）测试了ADC和采样时钟的性能，实测表明整体指标达到设计要求。给出上位机对采集数据进行处理的结果，表明系统实现了数据的实时采集存储功能。
上传时间： 2014-11-26
上传用户：黄蛋的蛋黄
定点乘法器设计(中文) 运算符： + 对其两边的数据作加法操作; A + B - 从左边的数据中减去右边的数据; A - B - 对跟在其后的数据作取补操作，即用0减去跟在其后的数据; - B * 对其两边的数据作乘法操作; A * B & 对其两边的数据按位作与操作; A & B # 对其两边的数据按位作或操作; A # B @ 对其两边的数据按位作异或操作; A @ B ~ 对跟在其后的数据作按位取反操作; ~ B << 以右边的数据为移位量将左边的数据左移; A << B $ 将其两边的数据按从左至右顺序拼接; A $ B
上传时间： 2013-12-17
上传用户：trepb001
PADS-2007高速电路板设计
上传时间： 2013-10-09
上传用户：hanli8870
高速高频PCB走线精品设计指南 八套连发
上传时间： 2013-11-05
上传用户：teddysha
高速高频PCB走线精品设计指南 八套连发
上传时间： 2013-11-17
上传用户：change0329
高速高频PCB走线精品设计指南 八套连发
上传时间： 2013-11-08
上传用户：Zxcvbnm
高速高频PCB走线精品设计指南 八套连发
上传时间： 2013-12-30
上传用户：爱死爱死
高速高频PCB走线精品设计指南 八套连发
上传时间： 2013-10-27
上传用户：CHENKAI
