定点乘法器设计(中文)
运算符：
+ 对其两边的数据作加法操作; A + B
- 从左边的数据中减去右边的数据; A - B
- 对跟在其后的数据作取补操作，即用0减去跟在其后的数据; - B
* 对其两边的数据作乘法操作; A * B
& 对其两边的数据按位作与操作; A & B
# 对其两边的数据按位作或操作; A # B
@ 对其两边的数据按位作异或操作; A @ B
~ 对跟在其后的数据作按位取反操作; ~ B
<< 以右边的数据为移位量将左边的数据左移; A << B
$ 将其两边的数据按从左至右顺序拼接; A $ B
资源简介： 定点乘法器设计(中文) 运算符： + 对其两边的数据作加法操作; A + B - 从左边的数据中减去右边的数据; A - B - 对跟在其后的数据作取补操作，即用0减去跟在其后的数据; - B * 对其两边的数据作乘法操作; A * B & 对...
上传时间： 2013-12-17
上传用户：trepb001
资源简介：定点乘法器的设计，挺经典的！大家好好琢磨．
上传时间： 2013-12-22
上传用户：wab1981
资源简介：在精密乘法器设计中采用AD630整流放大器:
上传时间： 2013-07-10
上传用户：zhyiroy
资源简介：设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...
上传时间： 2013-10-08
上传用户：xjy441694216
资源简介：设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...
上传时间： 2013-10-13
上传用户：yl1140vista
资源简介：精通verilog HDL语言编程源码之2--常用乘法器设计
上传时间： 2014-11-27
上传用户：赵云兴
资源简介：精通verilog HDL语言编程源码之3--伽罗华域乘法器设计
上传时间： 2013-12-18
上传用户：youke111
资源简介：Verilog hdl语言 常用乘法器设计，可使用modelsim进行仿真
上传时间： 2017-01-02
上传用户：lunshaomo
资源简介：Verilog hdl语言 伽罗华域GF（q）乘法器设计，可使用modelsim进行仿真
上传时间： 2013-12-27
上传用户：ls530720646
资源简介：RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计
上传时间： 2017-01-24
上传用户：缥缈
资源简介：用VHDL语言仿真乘法器设计。能够实现一般乘法运算。
上传时间： 2017-07-17
上传用户：xuanchangri
资源简介：8*8乘法器设计，和大家共享，互相学习，共同进步
上传时间： 2013-12-14
上传用户：onewq
资源简介：BJ-EPM240V2实验例程以及说明文档实验之五乘法器设计
上传时间： 2014-11-28
上传用户：qq21508895
资源简介：定点八位乘法器的原理图设计，已通过功能仿真！
上传时间： 2017-01-02
上传用户：z754970244
资源简介：GF_2_m_域乘法器的快速设计及FPGA实现，对于rs编翼码的理解和设计有帮助
上传时间： 2013-08-16
上传用户：tangsiyun
资源简介：一个并行高速乘法器芯片的设计与实现
上传时间： 2014-01-08
上传用户：虫虫虫虫虫虫
资源简介：乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值
上传时间： 2015-03-18
上传用户：yimoney
资源简介：加法器 乘法器电路 除法器电路设计 键盘扫描电路设计 显示电路
上传时间： 2015-05-29
上传用户：671145514
资源简介：用vhdl语言设计CPU中的一部分：乘法器的设计，包括多种乘法器的设计方法！内容为英文
上传时间： 2015-06-11
上传用户：450976175
资源简介：32×32乘法器的一种设计.pdf32×32乘法器的一种设计.pdf
上传时间： 2014-11-30
上传用户：zm7516678
资源简介：4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器
上传时间： 2014-12-07
上传用户：pompey
资源简介：本源码是高速并行乘法器的设计源码，开发软件为MAX+PLUS.输入为两个带符号的二进制数
上传时间： 2015-10-18
上传用户：sunjet
资源简介：蒋小龙的关于FPGA算法教程.经典! (其中包含加法器,乘法器极其算术逻辑部件设计)
上传时间： 2015-11-23
上传用户：asdfasdfd
资源简介：信号处理－滤波器设计（基于matlab和Mathmatica的设计方法）中关于无乘法器椭圆IIR滤波器设计的原创程序。
上传时间： 2016-01-19
上传用户：lyy1234
资源简介：介绍了几种常用的乘法器的设计，carry_save_mult，ripple_carry_mult等，压缩包中包含结构流程图，用verilogHDL语言，采用modelsim仿真验证
上传时间： 2013-12-19
上传用户：pompey
资源简介：通过四位乘法器的实例详细介绍了用ＶＨＤＬ语言设计数字系统的流程和方法，通过仿真实现预定目的．
上传时间： 2016-02-15
上传用户：古谷仁美
资源简介：32位浮点乘法器的设计，讲的挺好的，供参考啊
上传时间： 2013-11-28
上传用户：manking0408
资源简介：里面是一个FIR滤波器的设计报告 里面有具体的 代码 等等 加法器 乘法器 见发起 等等 承平
上传时间： 2014-01-09
上传用户：iswlkje
资源简介：移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。
上传时间： 2016-07-27
上传用户：牛津鞋
资源简介：GF_2_m_域乘法器的快速设计及FPGA实现，ＲＳ编码及其译码都是在GF_2_m_域中进行的
上传时间： 2016-09-22
上传用户：xsnjzljj
