数字信号处理、离散时间信号与系统、DFT、FFT等，MATLAB仿真
上传时间： 2013-07-29
上传用户：685
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-07-15
上传用户：lanwei
数字滤波器是现代数字信号处理系统的重要组成部分之一。ⅡR数字滤波器又是其中非常重要的一类虑波器，因其可以较低的阶次获得较高的频率选择特性而得到广泛应用。 本文研究了ⅡR数字滤波器的常用设计方法，在分析各种ⅡR实现结构的基础上，利用MATLAB针对并联型结构的ⅡR数字滤波器做了多方面的仿真，从理论分析和仿真情况确定了所要设计的ⅡR数字滤波器的实现结构以及中间数据精度。然后基于FPGA的结构特点，研究了ⅡR数字滤波器的FPGA设计与实现，提出应用流水线技术和并行处理技术相结合的方式来提高ⅡR数字滤波器处理速度的方法，同时又从ⅡR数字滤波器的结构特性出发，提出利用ⅡR数字滤波器的分解技术来改善ⅡR滤波器的设计。在ⅡR实现方面，本文采用Verilog HDL语言编写了相应的硬件实现程序，将内置SignalTap Ⅱ逻辑分析器的ⅡR设计下载到FPGA芯片，并利用Altera公司的SignalTap Ⅱ逻辑分析仪进行了定性测试，同时利用HP频谱仪进行定性与定量的观测，仿真与实验测试结果表明设计方法正确有效。
上传时间： 2013-04-24
上传用户：lmq0059
数字信号处理与噪音抑制Advanced Digital Signal Processing and Noise Reduction,这个是第二版。
标签： 数字信号处理
上传时间： 2013-04-24
上传用户：Avoid98
数字信号发生器是数字信号处理中不可缺少的调试设备。在某工程项目中，为了提供特殊信号，比如雷达信号，就需要设计专用的数字信号发生器，用以达到发送雷达信号的要求。在本文中提出了使用PCI接口的专用数字信号发生器方案。 该方案的目标是能够采录雷达信号，把信号发送到主机作为信号文件存储起来，然后对这个信号文件进行航迹分离，得到需要的航迹信号文件。同时，信号发生器具有发送信号的功能，可以把不同形式的信号文件发送到检测端口，用于设备调试。 在本文中系统设计主要分为硬件和软件两个方面来介绍： 硬件部分采用了FPGA逻辑设计加上外围电路来实现的。在硬件设计中，最主要的是FPGA逻辑设计，包括9路主从SPI接口信号的逻辑控制，片外SDRAM的逻辑控制，PCI9054的逻辑控制，以及这些逻辑模块间信号的同步、发送和接收。在这个过程中信号的方向是双向的，所选用的芯片都具有双向数据的功能。 在本文中软件部分包括驱动软件和应用软件。驱动软件采用PLXSDK驱动开发，通过控制PCI总线完成数据的采录和发送。应用软件中包括数据提取和数据发送，采用卡尔曼滤波器等方法。 通过实验证明该方案完全满足数据传输的要求，达到SPI传输的速度要求，能够完成航迹提取，以及数据传输。
上传时间： 2013-07-03
上传用户：xzt
当今的船用导航雷达具有数字化、多功能、高性能、多接口、网络化。同时要求具有高可靠性、高集成度、低成本，信号处理单元的小型化，产品更新周期短。要同时满足上述需求，高集成度的器件应用是必须的。同时开发周期要短，需求软件的可移植性要强，并且是模块化设计，现场可编程门阵列器件(FPGA)已经成为设计首选。 现场可编程门阵列是基于通过可编程互联连接的可配置逻辑块(CLB)矩阵的可编程半导体器件。与为特殊设计而定制的专用集成电路(ASIC)相对，FPGA可以针对所需的应用或功能要求进行编程。虽然具有一次性可编程(OTP)FPGA，但是主要是基于SRAM的，其可随着设计的演化进行重编程。CLB是FPGA内的基本逻辑单元。实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个由4或6个输入、一些选型电路(多路复用器等)和触发器组成的可配置开关矩阵。开关矩阵是高度灵活的，可以进行配置以便处理组合逻辑、移位寄存器或RAM。当今的FPGA已经远远超出了先前版本的基本性能，并且整合了常用功能(如RAM、时钟管理和：DSP)的硬(ASIC型)块。由于具有可编程特性，所以FPGA是众多市场的理想之选。它高集成度，以及用于设计的强大软件平台、IP核、在线升级可满足需求。 本文介绍了基于FPGA实现船用导航雷达数字信号处理的设计，这是一个具体的、已经完成并进行小批量生产的产品，对指导实践具有一定意义。
上传时间： 2013-04-24
上传用户：稀世之宝039
·数字信号处理
标签： 数字信号处理
上传时间： 2013-07-30
上传用户：康郎
·数字信号处理与噪音抑制(英文版)
上传时间： 2013-04-24
上传用户：tanw97
·应用MATlAB语言处理数字信号与数字图像
上传时间： 2013-05-25
上传用户：jyycc
·期刊论文：数字信号控制器实现嵌入式语音应用
上传时间： 2013-07-11
上传用户：363186
