Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
上传时间： 2013-08-01
上传用户：eeworm
本书提供用J B u i l d e r开发数据库应用程序、创建分布式应用程序以及编写J a v a B e a n 组件的高级资料。它包括下列几个部分： • 第一部分是“开发数据库应用程序”，它提供关于使用J b u i l d e r的D a t a E x p r e s s数据 库体系结构的信息，并解释原始数据组件和类之间的相互关系，以及怎样使用它 们来创建你的数据库应用程序。它还解释怎样使用Data Modeler(数据模型器)和 Application Generator（应用程序生成器）创建数据驱动的客户机/服务器应用程 序。 • 第二部分是“开发分布式应用程序”，它提供关于使用ORB Explorer、用J B u i l d e r 创建多级的分布应用程序、调试分布式应用程序、用J a v a定义C O R B A接口以及 使用s e r v l e t等的信息。 • 第三部分是“创建J a v a B e a n”，它解释怎样开发新的J a v a B e a n组件，描述在组件 开发中涉及的任务, 怎样使用B e a n s E x p r e s s创建新的J a v a B e a n，以及关于属性、 事件、B e a nIn f o类和其他方面的详细情况。
上传时间： 2014-01-03
上传用户：wpt
网佳网络办公系统（以下简称OA）是一套基于B/S模式的无纸化办公系统。[显著特点：无须安装客户端] 主要功能模块：管理 公文 车辆 通知 档案 值班 人事 审批 仓库 主界面 软件下载 个人办公室 通讯录 邮件服务 其中个人办公室又包括 工作日志 个人资料 记事本 区号查询 出差记录 万年历 个人通讯录 我的客户 主界面附设有可扩展的功能模块，可以定制适合您企业的特殊功能模块
上传时间： 2014-01-22
上传用户：wpwpwlxwlx
本书第一部分讲述的是传统的网络接口N e t B I O S、重定向器以及通过重定向器进行的各类 网络通信。尽管本书大部分内容均围绕Wi n s o c k编程这一主题展开，但是， A P I比起Wi n s o c k 来，仍然具有某些独到之处
上传时间： 2015-07-08
上传用户：恋天使569
四选一选择器,输入四个,输出1个.当NM=00时选A 当NM=01时选B 当NM=10时选C 当NM=11时选D
上传时间： 2013-12-25
上传用户：woshiayin
本程序使用于爱思51-B型高级用户板功能测试及演示,是用asm写的，有要的朋友可以下下，
上传时间： 2015-08-26
上传用户：lmeeworm
PWM控制电机,用PWM控制电机,熟悉定时器Timer A/B的编程方法。用Timer A作为脉宽调制信号产生的定时器.了一个函数F_Pwm(int a,int b) 用于PWM设置，传入两个参数第一个用于频率设置，第二个用于占空比设置。
上传时间： 2015-10-10
上传用户：athjac
1） A道和B道上均有车辆要求通过时，A、B道轮流放行。A道放行5分钟（调试时改为5秒钟），B道放行4分钟（调试时改为4秒钟）。 2） 一道有车而另一道无车（实验时用开关K0和K1控制），交通灯控制系统能立即让有车道放行。 3） 有紧急车辆要求通过时，系统要能禁止普通车辆通行，A、B道均为红灯，紧急车由K2开关模拟。 4） 绿灯转换为红灯时黄灯亮1秒钟。
标签：
上传时间： 2013-12-19
上传用户：daguda
实现最优二叉树的构造；在此基础上完成哈夫曼编码器与译码器。 假设报文中只会出现如下表所示的字符： 字符 A B C D E F G H I J K L M N 频度 186 64 13 22 32 103 21 15 47 57 1 5 32 20 57 字符 O P Q R S T U V W X Y Z ， ． 频度 63 15 1 48 51 80 23 8 18 1 16 1 6 2 要求完成的系统应具备如下的功能： 1．初始化。从终端（文件）读入字符集的数据信息，。建立哈夫曼树。 2．编码：利用已建好的哈夫曼树对明文文件进行编码，并存入目标文件（哈夫曼码文件）。 3．译码：利用已建好的哈夫曼树对目标文件（哈夫曼码文件）进行编码，并存入指定的明文文件。 4．输出哈夫曼编码文件：输出每一个字符的哈夫曼编码。
上传时间： 2014-11-23
上传用户：shanml
一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟，输出的是计数信号和方向信号。
上传时间： 2014-01-21
上传用户：wangdean1101
