高效MIDP编程中文，很早看的一本书，关于MIDP将得很透彻
上传时间： 2014-01-19
上传用户：xhz1993
BEA WebLogic Portal技术白皮书.pdf,高效的java服务器，希望对你有所帮助
上传时间： 2016-02-14
上传用户：q123321
使用单片机模拟I2C时序对24c02进行读写,通过proteus仿真对数据进行分析. 有仿真图片
上传时间： 2014-01-01
上传用户：llandlu
在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。本文首先介绍了数字下 变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所 采用的高效滤波器———CIC 滤波器和多相抽取滤波器的结构和原理。最后,用通过Simulink 对数字 下变频的性能进行了仿真。在仿真的基础上使用Insight 公司的FPGA 开发系统,用测试电路实测了 数字下变频的性
上传时间： 2013-11-29
上传用户：kernaling
Visual LISP 应用程序开发指南 AP—API开发高效应用程序第1部分.
上传时间： 2013-12-17
上传用户：小鹏
Visual LISP 应用程序开发指南 AP—API开发高效应用程序第2部分.
上传时间： 2014-01-11
上传用户：z1191176801
Visual LISP 应用程序开发指南 AP—API开发高效应用程序第3部分.
上传时间： 2014-11-06
上传用户：515414293
求解SVM问题的一种高效算法，每次更新两个a
上传时间： 2016-02-18
上传用户：heart520beat
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
意外看到的高效学籍管理系统的简单代码，希望对大家有用
上传时间： 2016-02-21
上传用户：linlin
