如何在STM32上得到高精度的ADC
上传时间： 2013-10-11
上传用户：xdqm
基于FPGA硬件实现固定倍率的图像缩放，将2维卷积运算分解成2次1维卷积运算，对输入原始图像像素先进行行方向的卷积，再进行列方向的卷积，从而得到输出图像像素。把图像缩放过程设计为一个单元体的循环过程，在单元体内部，事先计算出卷积系数。
上传时间： 2013-10-12
上传用户：kz_zank
Virtex™-5 器件包括基于第二代高级硅片组合模块 (ASMBL™) 列架构的多平台 FPGA 系列。集成了为获得最佳性能、更高集成度和更低功耗设计的若干新型架构元件，Virtex-5 器件达到了比以往更高的系统性能水平。
上传时间： 2013-10-19
上传用户：giraffe
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上传时间： 2013-10-21
上传用户：huql11633
本白皮书分析了业界对更高速率接口（尤其是100 GbE）的迫切需求、向平台添加 100 GbE 时系统架构师所面临的重大风险和问题，并评介几种实现方案，这些方案显示出 FPGA 在解决这些难题方面具有何等独特的地位。
上传时间： 2013-10-10
上传用户：taiyang250072
抑制△I 噪声一般需要从多方面着手, 但通过PCB 设计抑制△I 噪声是有效的措施之一。如何通过PCB 设计抑制△I 噪声是一个亟待深入研究的问题。在对△I 噪声的产生、特点、主要危害等研究的基础上, 讨论了辐射干扰机理, 重点结合PCB 和EMC 研究的新进展, 研究了抑制△I 噪声的PCB 设计方法。对通过PCB 设计抑制△I 噪声的研究与应用具有指导作用。
上传时间： 2013-11-18
上传用户：wweqas
一、PCB设计团队的组建建议 二、高性能PCB设计的硬件必备基础三、高性能PCB设计面临的挑战和工程实现 1.研发周期的挑战 2.成本的挑战 3.高速的挑战 4.高密的挑战 5.电源、地噪声的挑战 6.EMC的挑战 7.DFM的挑战四、工欲善其事，必先利其器摘要：本文以IT行业的高性能的PCB设计为主线，结合Cadence在高速PCB设计方面的强大功能，全面剖析高性能PCB设计的工程实现。正文：电子产业在摩尔定律的驱动下，产品的功能越来越强，集成度越来越高、信号的速率越来越快，产品的研发周期也越来越短，PCB的设计也随之进入了高速PCB设计时代。PCB不再仅仅是完成互连功能的载体，而是作为所有电子产品中一个极为重要的部件。本文从高性能PCB设计的工程实现的角度，全面剖析IT行业高性能PCB设计的方方面面。实现高性能的PCB设计首先要有一支高素质的PCB设计团队。一、PCB设计团队的组建建议自从PCB设计进入高速时代，原理图、PCB设计由硬件工程师全权负责的做法就一去不复返了,专职的PCB工程师也就应运而生。
上传时间： 2013-10-24
上传用户：leehom61
目前通信领域正处于急速发展阶段，由于新的需 求层出不穷，促使新的业务不断产生，因而导致频率资源越来越紧张。在有限的带宽里要传输大量的多媒体数据，提高频谱利用率成为当前至关重要的课题，否则将 很难容纳如此众多的业务。正交幅度调制(QAM)由于具有很高的频谱利用率被DVB-C等标准选做主要的调制技术。与多进制PSK(MPSK)调制不 同，OAM调制采取幅度与相位相结合的方式，因而可以更充分地利用信号平面，从而在具有高频谱利用效率的同时可以获得比MPSK更低的误码率。 但仔细分析可以发现QAM调制仍存在着频繁的相位跳变，相位跳变会产生较大的谐波分量，因此如果能够在保证QAM调制所需的相位区分度的前提下，尽量减少 或消除这种相位跳变，就可以大大抑制谐波分量，从而进一步提高频谱利用率，同时又不影响QAM的解调性能。文献中提出了针对QPSK调制的相位连续化方 法，本文借鉴该方法，提出连续相位QAM调制技术，并针对QAM调制的特点在电路设计时作了改进。
上传时间： 2013-10-17
上传用户：lalaruby
印刷电路板（PCB）设计解决方案市场和技术领军企业Mentor Graphics（Mentor Graphics）宣布推出HyperLynx® PI（电源完整性）产品，满足业内高端设计者对于高性能电子产品的需求。HyperLynx PI产品不仅提供简单易学、操作便捷，又精确的分析，让团队成员能够设计可行的电源供应系统；同时缩短设计周期，减少原型生成、重复制造，也相应降低产品成本。随着当今各种高性能/高密度/高脚数集成电路的出现，传输系统的设计越来越需要工程师与布局设计人员的紧密合作，以确保能够透过众多PCB电源与接地结构，为IC提供纯净、充足的电力。配合先前推出的HyperLynx信号完整性（SI）分析和确认产品组件，Mentor Graphics目前为用户提供的高性能电子产品设计堪称业内最全面最具实用性的解决方案。“我们拥有非常高端的用户，受到高性能集成电路多重电压等级和电源要求的驱使，需要在一个单一的PCB中设计30余套电力供应结构。”Mentor Graphics副总裁兼系统设计事业部总经理Henry Potts表示。“上述结构的设计需要快速而准 确的直流压降(DC Power Drop)和电源杂讯(Power Noise)分析。拥有了精确的分析信息，电源与接地层结构和解藕电容数(de-coupling capacitor number)以及位置都可以决定，得以避免过于保守的设计和高昂的产品成本。”
上传时间： 2013-10-31
上传用户：ljd123456
本文将接续介绍电源与功率电路基板，以及数字电路基板导线设计。宽带与高频电路基板导线设计a.输入阻抗1MHz，平滑性(flatness)50MHz 的OP增幅器电路基板图26 是由FET 输入的高速OP 增幅器OPA656 构成的高输入阻抗OP 增幅电路，它的gain取决于R1、R2，本电路图的电路定数为2 倍。此外为改善平滑性特别追加设置可以加大噪讯gain，抑制gain-频率特性高频领域时峰值的R3。图26 高输入阻抗的宽带OP增幅电路图27 是高输入阻抗OP 增幅器的电路基板图案。降低高速OP 增幅器反相输入端子与接地之间的浮游容量非常重要，所以本电路的浮游容量设计目标低于0.5pF。如果上述部位附着大浮游容量的话，会成为高频领域的频率特性产生峰值的原因，严重时频率甚至会因为feedback 阻抗与浮游容量，造成feedback 信号的位相延迟，最后导致频率特性产生波动现象。此外高输入阻抗OP 增幅器输入部位的浮游容量也逐渐成为问题，图27 的电路基板图案的非反相输入端子部位无full ground设计，如果有外部噪讯干扰之虞时，接地可设计成网格状(mesh)。图28 是根据图26 制成的OP 增幅器Gain－频率特性测试结果，由图可知即使接近50MHz频率特性非常平滑，-3dB cutoff频率大约是133MHz。
标签： PCB
上传时间： 2013-11-09
上传用户：z754970244
