随着以计算机技术为核心的信息技术的迅速发展以及信息的爆炸式增长，人类获得的视觉信息很大一部分是从各种各样的电子显示器件上获得的。这对显示器件的要求也越来越高。在这些因素的驱动下，显示技术也取得了飞速的发展。使用FPGA/CPLD设计的液晶控制器具有很高的灵活性，可以根据不同的液晶类型、尺寸、使用场合，特别是不同的工业产品，做一些特殊的设计，以最小的代价满足系统的要求。而且可以解决通用的液晶显示控制器本身固有的一些缺点。 本文设计了一个采用FPGA设计的液晶显示控制器，主要解决以下内容：采用Cyclone芯片设计的液晶控制器；采用硬件描述语言进行的液晶显示控制器设计，重点介绍了如何通过特殊设计控制器与CPU协调的工作，驱动系统所需时序信号的产生，STN液晶彩色屏灰度显示的时间抖动算法和帧率控制原理及实现，显示数据的缓冲、转化方法，使用FPGA设计的用于本系统的特殊SDRAM控制器，以及液晶控制器通过该SDRAM控制器进行显示缓冲器的管理，还有很重要的一点是各个模块之间的同步处理。这款液晶控制器在实际中的使用效果证明了本课题介绍的液晶控制器方案是一个非常可行的，具有广泛的通用性。 关键词：液晶控制器、SDRAM控制器、时序信号发生器、灰度显示、时间抖动算法
上传时间： 2013-04-24
上传用户：ryanxue
随着人们对数字电视和数字视频信息的需求越来越大，数字电视广播在中国迅速的发展起来。近几年，数字电视传输系统技术逐渐成熟，数字电视地面广播（DTTB）传输标准也于2006年8月30号正式出台。此标准技术是由我国多家单位联合研究的，具有自主知识产权的数字地面电视传输标准。DTTB系统标准的研究与仿真，具有巨大的实用价值和广阔的市场前景。 @@ 本文首先研究了地面数字电视广播标准中平方根升余弦（SRRC）滤波器（滚降系数为0．05）的结构设计，介绍了一种适合在FPGA中实现的高阶高速FIR滤波器的并行流水线结构。在本设计中，以CSD数优化滤波器系数，并运用简化加法器图（Reduced Adder Graph，RAG）算法进行改进，最后采用并行处理的转置型流水线结构实现。 @@ 接着研究数字电视地面传输标准采用的传输技术-OFDM的基本概念和技术特点，并研究了清华大学提出的DMB-T方案中TDS-OFDM信号帧的组成结构以及相关原理。 @@ 最后，本文针对OFDM调制所需要的3780点FFT处理器进行研究。为了保证OFDM信号的采样率和时域导频的采样率相同，以达到较好的同步性能，采用了3780个正交子载波的设计方案。在实现过程中，分析比较了多种算法的计算复杂性，设计出在硬件实现复杂度上进行优化的3780点FFT处理器的数据流流水线算法。之后，通过定点仿真比较各模块输出的动态范围和概率分布，设计出定点字长的优化方案，并分析计算了这一处理器的输出信噪比与内部各模块字长的关系，进一步降低了硬件实现复杂性。 @@关键字：数字电视地面广播传输（DTTB）；平方根升余弦滤波器（SRRC）；正交频分复用调制（OFDM）；快速傅立叶变换（FFT）； 3780
上传时间： 2013-04-24
上传用户：mdrd3080
近红外光谱法是血液成分无创检测方法中的热点，也是取得成果最多的方法之一。但是，个体差异和测量条件是影响近红外光谱血液成分无创检测的一个较突出的问题。而动态光谱法就是针对这个问题而提出的一种全新的近红外无创血液成分浓度检测方法。它从原理上消除了个体差异和测量条件等对光谱检测的影响，为基于近红外光谱法的血液成分无创检测方法进入临床应用去除了一个较为关键的障碍。因此，本文根据动态光谱检测原理设计了基于FPGA的动态光谱数据采集系统。 在分析了动态光谱数据采集系统的性能要求后，采用DALSA的高性能线阵CCD IL-C6-2048C作为光电转换器件；根据CCD输出数据的高速度和信号微弱及含有噪声等特点，选用了高速、高精度、并带有相关双采样芯片的图像处理芯片AD9826作为模数转换器件；以FPGA及其内嵌的NIOSⅡ处理器作为核心控制器，并用LabVIEW对采集得到的数据进行显示。 在FPGA中，利用Verilog HDL语言编写了CCD和AD9826的控制时序；利用两块双口RAM组成乒乓操作单元，实现高速数据的缓存，避免利用NiosⅡ处理器直接读取时的频繁中断。将NIOSⅡ处理器系统嵌入到FPGA中，实现整个系统的管理。NiOSⅡ处理器利用中断方式读取缓存单元中的数据、经对数变换后传递给计算机。其中缓存数据的读取及对数变换均采用自定义组件的方式将硬件单元添加到NIOSⅡ系统中，编程时直接调用。NIOSⅡ系统通过串口将处理后的数据传递给LabVIEW， LabVIEW对数据简单处理后显示，以实时观察采样数据是否正确。 最后对系统进行了实验测试，实验结果表明，系统能够很好的采集并显示数据，能够初步完成光信号的检测。
上传时间： 2013-04-24
上传用户：luyanping
卫星导航定位系统可以为公路、铁路、空中和海上的交通运输工具提供导航定位服务。它能够军民两用，战略作用与商业利益并举。只要持有便携式接收机，则无论身处陆地、海上还是空中，都能收到卫星发出的特定信号。接收机选取至少四颗卫星发出的信号进行分析，就能确定接收机持有者的位置。 GPS导航定位接收机的理论基础即是扩频通信理论，扩频通信技术与常规的通信技术相比，具有低截获率，强抗噪声，抗干扰性，具有信息隐蔽和多址通信等特点，目前己从军事领域向民用领域迅速发展，成为进入信息时代的高新技术通信传输方式之一。扩频通信技术中，最常见的是直接序列扩频通信(DSSS)系统，本文所研究的就是这一类系统。 目前在卫星信号的捕获上一般使用两种方法：顺序捕获方法(时域法，基于大规模并行相关器)和并行捕获方法(频域法，基于FFT)。本文在第二章分别分析了现有顺序捕获和并行捕获技术的原理，并给出了它们的优缺点。 本文第三章对长码的直接捕获进行了深入的研究，基于对国内外相关文献中长码直捕方法的分析与对比，并且结合在实际过程中硬件资源需求的考虑，应用了基于分段补零循环相关和FFT搜索频偏的直捕方法。此方法大大减少了计算量，加快了信号捕获的速度。本方法利用FFT实现接收信号与本地长码的并行相关，同时完成频偏的搜索，将传统的二维搜索转换为并行的一维搜索，从而能快速实现长码捕获。 GPS信号十分微弱，灵敏度低，在战场环境下，GPS接收机会面临各种人为的干扰。如何从复杂的干扰信号中实现对GPS信号的捕获，即抗干扰技术的研究，是GPS也是本文研究一个的方面。第四章即研究了GPS接收机干扰抑制算法，在强干扰环境下，需要借助信号处理技术在不增加信号带宽的条件下提高系统的抗干扰能力，以保证后续捕获跟踪模块有充足的处理增益。 本文在第五章给出了GPS接收机长码捕获以及干扰抑制的FPGA实现方案，并对各主要子模块进行了详细地分析。基本型接收机中长码捕获采用频域方法，选用Altera StratixⅡ EP2S180芯片实现；抗干扰型接收机中选用Xilinx xc4vlx100芯片。实现了各模块的单独测试和整个系统的联调，通过联调验证，本文提出的长码直接捕获方法正确、可行。 本文提出的长码直捕方法可以在不需要C/A码辅助捕获下完成对长码的直接捕获，可以应用于GPS接收机，监测站接收机的同步等，对我国自主研发导航定位接收机也有重大的现实及经济意义。
上传时间： 2013-06-18
上传用户：wang5829
抑制电子电路噪声的方法，希望对大家有用，看看吧
上传时间： 2013-06-17
上传用户：gdgzhym
随着3G网络建设的展开，移动用户数量逐渐增加，用户和运营商对网络的质量和覆盖要求也越来越高。而在实际工作中，基站成本在网络投资中占有很大比例，并且基站选址是建网的主要难题之一。同基站相比，直放站以其性价比高、建设周期短等优点在我国移动网络上有着大量的应用。目前，直放站已成为提高运营商网络质量、解决网络盲区或弱区问题、增强网络覆盖的主要手段之一。但由于传统的模拟直放站受周边环境因素影响较大、抗干扰能力较差、传输距离受限、功放效率低，同时设备间没有统一的协议规范，无法满足系统厂商与直放站厂商的兼容，所以移动通信市场迫切需要通过数字化来解决这些问题。 本文正是以设计新型数字化直放站为目标，以实现数字中频系统为研究重心，围绕数字中频的相关技术而展开研究。 文章介绍了数字直放站的研究背景和国内外的研究现状，阐述了数字直放站系统的设计思想及总体实现框图，并对数字直放站数字中频部分进行了详细的模块划分。针对其中的数字上下变频模块设计所涉及到的相关技术作详细介绍，涉及到的理论主要有信号采样理论、整数倍内插和抽取理论等，在理论基础上阐述了一些具体模块的高效实现方案，最终利用FPGA实现了数字变频模块的设计。 在数字直放站系统中，降低峰均比是提高功放工作效率的关键技术之一。本文首先概述了降低峰均比的三类算法，然后针对目前常用的几种算法进行了仿真分析，最后在综合考虑降低峰均比效果与实现复杂度的基础上，提出了改进的二次限幅算法。通过仿真验证算法的有效性后，针对其中的噪声整形滤波器提出了“先分解，再合成”的架构实现方式，并指出其中间级窄带滤波器采用内插级联的方式实现，最后整个算法在FPGA上实现。 在软件无线电思想的指导下，本文利用系统级的设计方法完成了WCDMA数字直放站中频系统设计。遵照3GPP等相关标准，完成了系统的仿真测试和实物测试。最后得出结论：该系统实现了WCDMA数字直放站数字中频的基本功能，并可保证在现有硬件不变的基础上实现不同载波间平滑过渡、不同制式间轻松升级。
上传时间： 2013-07-07
上传用户：林鱼2016
基于∑-△噪声整形技术和过采样技术的数模转换器(DAC)可以可靠地把数字信号转换成为高精度的模拟信号。采用这一结构进行数模转换具有诸多优点,例如极低的失配噪声和高的可靠性,便于作为IP模块嵌入到其他芯片系统中等,更重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量、音频转换、汽车电子等领域有着广泛的应用价值。 由于非线性和不稳定性的存在,高阶∑-△调制器的设计与实现存在较大的难度。本设计综合大量文献中的经验原则和方法,首先阐述了∑-△调制器的一般原理,并讨论了一般结构调制器的设计过程,然后描述了稳定的高阶高精度调制器的设计流程。根据市场需求,设定了整个设计方案的性能指标,并据此设计了达到16bit精度和满量程输入范围的三阶128倍过采样调制器。 本设计采用∑-△结构,根据系统要求设计了量化器位数、调制器过采样比和阶数。在分析高阶单环路调制器稳定性的基础上,成功设计了六位量化三阶单环路调制器结构。在16比特的输入信号下,达到了90dB左右的信噪比。该设计已经在Cyclone系列FPGA器件下得到硬件实现和验证,并实现了实时音频验证。测试表明,该DAC模块输出信号的信噪比能满足16比特数据转换应用的分辨率要求,并具备良好的兼容性和通用性。 本设计可作为IP核广泛地在其他系统中进行复用,具有很强的应用性和一定的创新性。
上传时间： 2013-07-10
上传用户：chuandalong
图像采集系统是数字图像信号处理过程中不可缺少的重要部分，它将前端相机所捕获的模拟信号转化为数字信号，或者直接从数字相机中获取数字信号，然后通过高速的计算机总线传回计算机，凭借计算机的强大的运算、数据存储与处理等操作能力，可以方便快捷地对信号进行分析处理，具有人机友好、功能灵活、可移植性强等优点。随着对数据传送速度要求的提高，PCI总线以其高的数据传输率，即插即用，低功耗等众多优点，得到广泛的应用。本文针对PCI总线接口电路使用的广泛性，介绍了PLX公司桥接芯片PCI9054主模式的工作原理和中断机制，采用可编程逻辑器件FPGA实现与PCI9054的本地接口的信号转换，给出了逻辑实现方案和仿真图。本文针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。在文章的软件设计部分介绍了WinDriver驱动开发工具，利用WinDriver工具，在WindowsXP系统下实现设备的驱动程序开发，完成主模式数据传输和设备中断的功能。
上传时间： 2013-06-09
上传用户：
人脸识别技术继指纹识别、虹膜识别以及声音识别等生物识别技术之后，以其独特的方便、经济及准确性而越来越受到世人的瞩目。作为人脸识别系统的重要环节—人脸检测，随着研究的深入和应用的扩大，在视频会议、图像检索、出入口控制以及智能人机交互等领域有着重要的应用前景，发展速度异常迅猛。 FPGA的制造技术不断发展，它的功能、应用和可靠性逐渐增加，在各个行业也显现出自身的优势。FPGA允许用户根据自己的需要来建立自己的模块，为用户的升级和改进留下广阔的空间。并且速度更高，密度也更大，其设计方法的灵活性降低了整个系统的开发成本，FPGA 设计成为电子自动化设计行业不可缺少的方法。 本文从人脸检测算法入手，总结基于FPGA上的嵌入式系统设计方法，使用IBM的Coreconnect挂接自定义模块技术。经过训练分类器、定点化、以及硬件加速等方法后，能够使人脸检测系统在基于Xilinx的Virtex II Pro开发板上平台上，达到实时的检测效果。本文工作和成果可以具体描述如下： 1. 算法分析：对于人脸检测算法，首先确保的是检测率的准确性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一种基于Adaboost算法的人脸检测方法。算法中较多的是积分图的特征值计算，这便于进一步的硬件设计。同时对检测算法进行耗时分析确定运行速度的瓶颈。 2. 软硬件功能划分：这一步考虑市场可以提供的资源状况，又要考虑系统成本、开发时间等诸多因素。Xilinx公司提供的Virtex II Pro开发板，在上面有可以供利用的Power PC处理器、可扩展的存储器、I/O接口、总线及数据通道等，通过分析可以对算法进行细致的划分，实现需要加速的模块。 3. 定点化：在Adaboost算法中，需要进行大量的浮点计算。这里采用的方法是直接对数据位进行操作它提取指数和尾数，然后对尾数执行移位操作。 4. 改进检测用的级联分类器的训练，提出可以迅速提高分类能力、特征数量大大减小的一种训练方法。 5. 最后对系统的整体进行了验证。实验表明，在视频输入输出接入的同时，人脸检测能够达到17fps的检测速度，并且获得了很好的检测率以及较低的误检率。
上传时间： 2013-07-01
上传用户：84425894
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真，且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制，对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点，设计了一款边界扫描电路，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲，有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能，为此本文采用二次函数输出的电路结构来实现以上的功能，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言，输入端口的电压通常是3.3V和5V，为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压，将端口电路设计成3.3V和5V兼容的电路，通过仿真性能上已完全达到这一要求。此外，在输入端口处加上扩散电阻R和电容C组成噪声滤波电路，这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内，具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明：在实现TTL高电平输出时，最大的驱动电流达到170mA，而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8]；同样，在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比，在延时和面积以及功耗略大的情况下，本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能，且驱动能力更加强大。
上传时间： 2013-07-20
上传用户：顶得柱
