已通过CE认证。（为什么要选择经过CE认证的编程器？） 程速度无与伦比,逼近芯片理论极限。 基本配置48脚流行驱动电路。所选购的适配器都是通用的（插在DIP48锁紧座上），即支持同封装所有类型器件，48脚及以下DIP器件无需适配器直接支持。通用适配器保证快速新器件支持。I/O电平由DAC控制，直接支持低达1.5V的低压器件。 更先进的波形驱动电路极大抑制工作噪声,配合IC厂家认证的算法,无论是低电压器件、二手器件还是低品质器件均能保证极高的编程良品率。编程结果可选择高低双电压校验,保证结果持久稳固。 支持FLASH、EPROM、EEPROM、MCU、PLD等器件。支持新器件仅需升级软件（免费）。可测试SRAM、标准TTL/COMS电路，并能自动判断型号。 自动检测芯片错插和管脚接触不良,避免损坏器件。 完善的过流保护功能,避免损坏编程器。 逻辑测试功能。可测试和自动识别标准TTL/CMOS逻辑电路和用户自定义测试向量的非标准逻辑电路。 丰富的软件功能简化操作，提高效率，避免出错，对用户关怀备至。工程（Project）将用户关于对象器件的各种操作、设置，包括器件型号设定、烧写文件的调入、配置位的设定、批处理命令等保存在工程文件中，每次运行时一步进入写片操作。器件型号选择和文件载入均有历史（History）记录，方便再次选择。批处理（Auto）命令允许用户将擦除、查空、编程、校验、加密等常用命令序列随心所欲地组织成一步完成的单一命令。量产模式下一旦芯片正确插入CPU即自动启动批处理命令，无须人工按键。自动序列号功能按用户要求自动生成并写入序列号。借助于开放的API用户可以在线动态修改数据BUFFER，使每片芯片内容均不同。器件型号选错，软件按照实际读出的ID提示相近的候选型号。自动识别文件格式, 自动提示文件地址溢出。 软件支持WINDOWS98/ME/NT/2000/XP操作系统（中英文）。 器件型号 编程(秒) 校验(秒) P+V (s) Type 28F320W18 9 4.5 13.5 32Mb FLASH 28F640W30 18 9 27 64Mb FLASH AM29DL640E 38.3 10.6 48.9 64Mb FLASH MB84VD21182DA 9.6 2.9 12.5 16Mb FLASH MB84VD23280FA 38.3 10.6 48.9 64Mb FLASH LRS1381 13.3 4.6 19.9 32Mb FLASH M36W432TG 11.8 4.6 16.4 32Mb FLASH MBM29DL323TE 17.5 5.5 23.3 32Mb FLASH AT89C55WD 2.1 1 3.1 20KB MCU P89C51RD2B 4.6 0.9 5.5 64KB MCU
上传时间： 2013-10-18
上传用户：suicoe
AL-FGB系列复合式过电压保护器 AL-FGB型三相复合式过电压保护器（简称AL-FGB）是我公司针对现行各类过电压保护器保护弱点而研制的新一代专利产品，将组容吸收器和避雷器的功能有机结合在一起，专用于35KV及以下中压电网中，主要用来吸收真空断路器、真空接触器在开断感性负载时产生的高频操作过电压，同时具有吸收大气过电压及其他形式的暂态冲击过电压的功能； 因此具备一系列其它类型过电压保护器无法比拟的优点。可广泛地应用于真空断路器操作的电动机、电抗器、变压器等配电线路中。 该产品使过电压保护器的整体功能实现了重大突破，是目前功能最全面、保护最完善的产品。符合国家产业政策及国家电气产品无油化、小型化、节能环保等发展趋势，具有显著的技术经济效益和广泛的社会效益，是我国电力建设尤其是城乡电网改造急需的产品。 该产品广泛应用于发电厂、变（配）电站、各种水利设施、矿山、石油、化工、冶金以及其他各类工业企业等。 1、全面抑制雷电和操作过电压的危害，功能强大，保护更全面 在中压电网中，由于真空电器产品（真空断路器、真空接触器、真空负荷开关、真空重合器等）的灭弧能力特别强，在关、合感性负载（发电机、变压器、电抗器和电动机等）时，容易引发截流过电压、多次重燃过电压及三相同时开断过电压。这些操作过电压具有高幅值、高陡度（振荡频率高达105～106HZ），对感性负载的危害性极大，被称为“电机杀手”。 目前各类避雷器和组合式过电压保护器，都是利用氧化锌阀片的残压限制过电压的幅值，只限幅不限频，用来防雷能起到好的效果，但对操作过电压只治标不治本。 AL-FGB内部为氧化锌阀片和电阻电容的有机组合，兼有氧化锌阀片型避雷器与阻容吸收器的优点，从根本上克服了单纯氧化锌阀片型避雷器与阻容吸收器各自不可避免的缺点，不但能够防雷，而且能有效抑制上述操作过电压的幅值和陡度；双效合一，至善尽美。 2、双回路设计，功能互补，相互保护 操作过电压保护阻容回路Ⅰ和避雷保护回路Ⅱ有机结合，保护功能互不干涉，还能相互保护。如图2-1。 当雷电波侵入时，阻容回路Ⅰ不通（但可辅助减缓波头陡度），雷电波按实线路径，经避雷回路Ⅱ泄入大地；同时保护了阻容回路中电容器，避免其因承受过高雷电过电压而击穿。当高频振荡的操作过电压侵入时，则按虚线路径，经阻容回路Ⅰ流通，限幅降频；同时减少避雷回路的动作次数，保护阀片，延长产品寿命。 3、降低陡度，排除匝间击穿危险性； 感性负载的匝间电位梯度与电流陡度（di/dt）成正比，操作过电压陡度极高，对匝间绝缘危害极大，且易使断路器重燃。现场许多事故实例都证明，在操作过电压作用下，电机和变压器的损坏部位大多集中在匝间，且以进线端的匝间为主，这说明高陡度对带绕组的电气设备危害极大。 AL-FGB设计的阻容回路能够有效降低操作过电压的振荡频率，缓解波头陡度，从而降低绕组间的电位梯度，且能减少断路器的重燃机率，成功抑制高陡度对电气设备的危害。 目前同类的过电压保护设备，如避雷器、各类组合式过电压保护器等，对改变操作过电压的振荡频率、降低陡度无能为力，即不能防治高陡度对感性负载匝间造成的损伤。 4、自控接入，环保节能； AL-FGB增加了自控接入装置，在正常运行时仅通过μA级电流，不仅节约电能，而且不向电网提供附加电容电流，保证系统稳定工作。具体参数设计保证其在需要时能够迅速接入电网，保护即时，而且接入电网工频电压性能稳定、分散性小、不受大气条件影响。 设置自控接入装置对消除谐振过电压（注：不超过AL- FGB的承受能力）也具有一定作用。当谐振过电压幅值高至危害电气设备时，AL-FGB接入电网，电容器增大主回路电容，有利于破坏谐振条件，电阻阻尼震荡，有利于降低谐振过电压幅值。 5、免受谐波侵扰，适应的电网运行环境更广； 电网中常含有高次谐波分量，使电容回路的电流异常增大，电阻过热，对过电压保护设备的正常运行不利。 AL-FGB能免受高次谐波侵扰:因为它增加了自控接入装置,在正常运行或发生单相接地异常运行时都与电网隔离,所以可以在高次谐波含量较高的电网中工作,适应的电网运行环境更广。 6、自控脱离，有效控制事故范围； 谐振过电压、间歇性弧光接地过电压等系统过电压，持续时间长、能量大，但幅度和陡度都不是很高。这类系统过电压极易损坏过电压保护设备，出现爆炸等现象。 AL-FGB增加了自控脱离装置，能实现自我保护功能。当系统过电压超过AL-FGB的承受能力时，自控脱离装置选择自我脱离，保护本体，避免出现爆炸的现象，控制事故范围，延长使用寿命，运行更安全更经济。 7、既可保护相对地，又可保护相间； 四极式联接（如图2-2），具体参数设计保证：不仅能保护相对地绝缘，而且能保护相间绝缘。本身为连体结构，体积小，性能稳定，而价格不高。 8、吸收容量大，保护范围更广； 针对35KV电网系统，AL-FGB电容容量高达0.05μF，保护范围完全覆盖该电网系统中的各类电气设备，且裕量充足；针对35KV以下各类电网系统，其电容容量高达0.1μF，吸收容量更大，保护范围更广泛。 9、选材考究，VO级阻燃材质； 9.1 阻容回路 采用具有自愈功能的干式高压电容器，这种电容器真正达到了防护型电容器的各项技术指标，其绝缘水平完全达到了GB311.1—1997标准的要求，该产品能在环境温度上限，1.15UN和1.5IN下长期运行，在2UN下连续运行4小时不出现闪络和击穿；极间选用国外进口的优质、高性能的绝缘材料聚丙烯金属化镀膜为固体介质；各个电容器单元联接后采用阻燃环氧树脂灌封；电性能稳定可靠。 配置散热性能良好的特制非线性无感电阻，可靠性大大提高，从而也大大提高了电力系统运行的可靠性和安全性，使用寿命更长。 9.2 避雷回路 采用非线性伏—安特性十分优异的氧化锌阀片，具有良好的陡波响应特性，残压低、容量大、保护大气过电压可靠性高。 9.3外壳 采用阻燃级别达到最高级别的VO级进口材质，使用更放心。 10、动态记录，清晰掌控设备运行状况； 可根据用户要求选装放电动作记录器，清晰掌控AL-FGB的工作动作状况。
上传时间： 2013-10-16
上传用户：sz_hjbf
AutoCAD是由美国Autodesk欧特克官方于二十世纪八十年代初为微机上应用CAD技术而开发的绘图程序软件。AutoCAD 2010于2009年3月23日发布，它可以在各种操作系统支持的微型计算机和工作站上运行，并支持分辨率由320×200到2048×1024的各种图形显示设备40多种，以及数字仪和鼠标器30多种，绘图仪和打印机数十种。 AutoCAD 2010官方简体中文版下载（32bit，1.74GB） AutoCAD 2010官方简体中文版下载（64bit，1.92GB） - 动态块对几何及尺寸约束的支持，让你能够基于块属性表来驱动块尺寸，甚至在不保存或退出块编辑器的情况下测试块。 - 光滑网线工具能够让你创建自由形式和流畅的3D模型。 - 子对象选择过滤器可以限制子对象选择为面、边或顶点。 - PDF输出提供了灵活、高质量的输出。把TureType字体输出为文本而不是图片，定义包括层信息在内的混合选项，并可以自动预览输出的PDF。 - PDF覆盖是AutoCAD2010中最受用户期待的功能。你可以通过与附加其它的外部参照如DWG、DWF、DGN及图形文件一样的方式，在AutoCAD图形中附加一个PDF文件。你甚至可以利用熟悉的对象捕捉来捕捉PDF文件中几何体的关键点。 - 填充变得更加强大和灵活，你能够夹点编辑非关联填充对象。 - 初始安装能够让你很容易地按照你的需求定义AutoCAD环境。你定义的设置会自动保存到一个自定义工作空间。 - 应用程序菜单(位于AutoCAD窗口的左上角）变得更加有效，可以更加容易地访问工具。 - Ribbon功能升级了，对工具的访问变得更加灵活和方便。这个功能被投票为AutoCAD 2010 beta测试人员最喜欢的功能之一。 - 快速访问工具栏的功能增强了，提供了更多的功能。 - 多引线提供了更多的灵活性，它能让你对多引线的不同部分设置属性，对多引线的样式设置垂直附件，还有更多！ - 查找和替换功能使你能够缩放到一个高亮的文本对象，可以快速创建包含高亮对象的选择集。 - 新功能研习已经升级，包含了AutoCAD 2010的新功能。 - 尺寸功能增强了，提供了更多对尺寸文本的显示和位置的控制功能。 - 颜色选择可以在AutoCAD颜色索引器里更容易被看到，你甚至可以在层下拉列表中直接改变层的颜色。 - 测量工具使你能够测量所选对象的距离、半径、角度、面积或体积。 - 反转工具使你可以反转直线、多段线、样条线和螺旋线的方向。 - 样条线和多段线编辑工具可以把样条线转换为多段线。 - 清理工具包含了一个清理0长度几何体和空文本对象的选项。 - 视口旋转功能使你能够控制一个布局中视口的旋转角度。 - 参照工具（位于Ribbon的插入标签）能够让你附加和修改任何外部参照文件，包括DWG, DWF, DGN, PDF或图片格式。 - 图纸集使你可以设置哪些图纸或部分应该被包含在发布操作中，图纸列表表格比以前更加灵活。 - 快速查看布局和快速查看图形除了包含布局预览外，还会有一个模型空间预览图形。 - 文件浏览对话框（如打开和保存）在输入文件名的时候支持自动完成。对象尺寸限制已经被扩大到至少4GB（取决于你的系统配置），这会提供更大的灵活性。 - 3D打印功能让你通过一个互联网连接来直接输出你的3D AutoCAD图形到支持STL的打印机。 - CUIx文件格式在CUI编程器中工作时，会提高性能。它会包含文件中定义的命令所使用的自定义图像。 - 动作宏包含了一个新的动作宏管理器，一个基点选项和合理的提示
上传时间： 2013-11-13
上传用户：674635689
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 系统级（system）：用高级语言结构实现设计模块的外部性能的模型。 算法级（algorithm）：用高级语言结构实现设计算法的模型。 RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。 门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。 开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。 一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能： · 可描述顺序执行或并行执行的程序结构。 · 用延迟表达式或事件表达式来明确地控制过程的启动时间。 · 通过命名的事件来触发其它过程里的激活行为或停止行为。 · 提供了条件、if-else、case、循环程序结构。 · 提供了可带参数且非零延续时间的任务（task）程序结构。 · 提供了可定义新的操作符的函数结构（function）。 · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： - 提供了完整的一套组合型原语（primitive）; - 提供了双向通路和电阻器件的原语; - 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。
标签： Verilog_HDL
上传时间： 2014-12-04
上传用户：cppersonal
如何在STM32上得到高精度的ADC
上传时间： 2013-10-11
上传用户：xdqm
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具软件。 PLD 及IC设计开发领域的EDA工具，一般至少要包含仿真器（Simulator）、综合器（Synthesizer）和配置器（Place and Routing, P&R）等几个特殊的软件包中的一个或多个，因此这一领域的EDA工具就不包括Protel、PSpice、Ewb等原理图和PCB板设计及电路仿真软件。目前流行的EDA工具软件有两种分类方法：一种是按公司类别进行分类，另一种是按功能进行划分。 若按公司类别分，大体可分两类：一类是EDA 专业软件公司，业内最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一类是PLD器件厂商为了销售其产品而开发的EDA工具，较著名的公司有Altera、Xilinx、lattice等。前者独立于半导体器件厂商，具有良好的标准化和兼容性，适合于学术研究单位使用，但系统复杂、难于掌握且价格昂贵；后者能针对自己器件的工艺特点作出优化设计，提高资源利用率，降低功耗，改善性能，比较适合产品开发单位使用。 若按功能分，大体可以分为以下三类。 (1) 集成的PLD/FPGA开发环境 由半导体公司提供，基本上可以完成从设计输入（原理图或HDL）→仿真→综合→布线→下载到器件等囊括所有PLD开发流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其优势是功能全集成化，可以加快动态调试，缩短开发周期；缺点是在综合和仿真环节与专业的软件相比，都不是非常优秀的。 (2) 综合类 这类软件的功能是对设计输入进行逻辑分析、综合和优化，将硬件描述语句（通常是系统级的行为描述语句）翻译成最基本的与或非门的连接关系（网表），导出给PLD/FPGA厂家的软件进行布局和布线。为了优化结果，在进行较复杂的设计时，基本上都使用这些专业的逻辑综合软件，而不采用厂家提供的集成PLD/FPGA开发工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真类 这类软件的功能是对设计进行模拟仿真，包括布局布线（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了门延时、线延时等的“时序仿真”（也叫“后仿真”）。复杂一些的设计，一般需要使用这些专业的仿真软件。因为同样的设计输入，专业软件的仿真速度比集成环境的速度快得多。此类软件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介绍了一些具代表性的EDA 工具软件。它们在性能上各有所长，有的综合优化能力突出，有的仿真模拟功能强，好在多数工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成开发工具，就支持多种第三方的EDA软件，用户可以在QuartusII软件中通过设置直接调用Modelsim和 Synplify进行仿真和综合。 如果设计的硬件系统不是很大，对综合和仿真的要求不是很高，那么可以在一个集成的开发环境中完成整个设计流程。如果要进行复杂系统的设计，则常规的方法是多种EDA工具协调工作，集各家之所长来完成设计流程。
上传时间： 2013-10-11
上传用户：1079836864
Virtex™-5 器件包括基于第二代高级硅片组合模块 (ASMBL™) 列架构的多平台 FPGA 系列。集成了为获得最佳性能、更高集成度和更低功耗设计的若干新型架构元件，Virtex-5 器件达到了比以往更高的系统性能水平。
上传时间： 2013-10-19
上传用户：giraffe
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上传时间： 2013-10-21
上传用户：huql11633
本白皮书分析了业界对更高速率接口（尤其是100 GbE）的迫切需求、向平台添加 100 GbE 时系统架构师所面临的重大风险和问题，并评介几种实现方案，这些方案显示出 FPGA 在解决这些难题方面具有何等独特的地位。
上传时间： 2013-10-10
上传用户：taiyang250072
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下，该解决方案都能保留时序结果。
上传时间： 2015-01-02
上传用户：wutong
