这是一个八路抢答器的汇编设计,含有完整的设计思路,流程图,设计步骤
上传时间： 2016-05-03
上传用户：希酱大魔王
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现ADC0809的采样电路设计][15--DMA方式A/D采样控制电路设计][16--硬件电子琴][17--乐曲自动演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA图像显示控制器(彩条)][21--VGA图像显示控制器][22--等精度频率计][23--模拟波形发生器][24--模拟示波器][25--通用异步收发器(UART)][26--8位CPU设计(COP2000)]
上传时间： 2014-09-06
上传用户：han_zh
美国卡耐基大学面向对象程序设计教程即SSD3 java语言描述 有习题
上传时间： 2014-01-20
上传用户：busterman
用汇编语言编写的抢答器的毕业设计 希望对大家有用
上传时间： 2016-05-27
上传用户：zhichenglu
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
A/D转换器TLV2541的设计与应用源代码
上传时间： 2014-01-05
上传用户：1427796291
一个flash播放程序,实现了flash播放,停止,暂停,继续,放大等一些基本的功能,供大家学习研究flash播放器时参考!
上传时间： 2013-12-12
上传用户：wxhwjf
一个可实现多倍（次）分频器VHDL源代码设计
上传时间： 2014-01-27
上传用户：2467478207
对食堂餐卡系统的体系结构模式和设计模式的分析
上传时间： 2013-12-04
上传用户：lps11188
全的ISO7816电子文档,对IC卡类开发,仿真时序具有参考
上传时间： 2016-08-03
上传用户：lijianyu172
