16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！
16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！...
频率计设计技术资料
📦 资源总数：48030
💻 源代码：64153
📚 频率计设计全部资料 (48030个)
这个文件包含了我前一段写的关于3~8电梯控制的4-5个程序!并且附有比较详细的注释.准确说这是一份课程设计报告.在最终版本的程序中对于FLEX10K系列器件只占用141个逻辑单元,频率可达60多Mhz
这个文件包含了我前一段写的关于3~8电梯控制的4-5个程序!并且附有比较详细的注释.准确说这是一份课程设计报告.在最终版本的程序中对于FLEX10K系列器件只占用141个逻辑单元,频率可达60多Mhz...
基于FPGA的直接数字频率合成器（DDS）设计 （源程序）
基于FPGA的直接数字频率合成器（DDS）设计 （源程序）...
PIC单片计机设计~基于MPLAB的LED程序设计.
PIC单片计机设计~基于MPLAB的LED程序设计....
FIR数字滤波器的设计方法主要是建立在对理想滤波器频率特性作某种近似的基础上的。这些近似方法有窗函数法、频率抽样法、最佳一致逼近法。在这里只讨论窗函数法。程序中也是采用了这种方法。
FIR数字滤波器的设计方法主要是建立在对理想滤波器频率特性作某种近似的基础上的。这些近似方法有窗函数法、频率抽样法、最佳一致逼近法。在这里只讨论窗函数法。程序中也是采用了这种方法。...
此为使用DDS直接数字频率合成器之设计报告,作者相当的详细介绍DDS之原理以及使用Altera之FPGA做设计,供使用者参考.
此为使用DDS直接数字频率合成器之设计报告,作者相当的详细介绍DDS之原理以及使用Altera之FPGA做设计,供使用者参考....
基于单片机的自行车计时、计速、计程的码表设计
基于单片机的自行车计时、计速、计程的码表设计，液晶显示...
RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通
RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通...
频率合成器环路滤波器的设计
频率合成器环路滤波器的设计，介绍由集成锁相芯片PE3236 和集成锁相芯片ADF4107 组成的单环锁相环常用的环路滤波器。...
直接数字频率合成,我在全国电子设计大赛的时候所用的程序
直接数字频率合成,我在全国电子设计大赛的时候所用的程序...