磁盘调度调度: 建立磁盘的数据结构描述； 使用两种方式产生作业：（a）自动产生， （b）手工输入； 在屏幕上显示每个作业的执行情况； 时间的流逝可用下面几种方法模拟：（a）按键盘，每按一次可认为过一个时间单位； (b) 响应WM_TIMER； 将一批磁盘请求的执行情况存入磁盘文件，以后可以读出并重放。
上传时间： 2019-07-05
上传用户：niguanwo
随着计算机软硬水平的不断提高，嵌入式领域的发展也取得了长足的进步。目前，嵌入式与Linux技术的结合正在推动着嵌入式技术的飞速发展，嵌入式系统的研究和应用产生了显著的变化。 硬件上，嵌入式平台由51系列内核的8位机系统逐步上升到以ARM内核为主流的32位系统；软件上Linux作为操作系统的发展史上一个重要的里程碑，以高安全性和稳定性、开源免费等的优势使得其在政府、国防、教育、工业等领域获得了广泛的运用。 2n伪随机多频道激电理论(简称伪随机理论)，是由何继善院士率先提出并命名的，其实质是将含有3，5，7…等多个奇数主频率的复合波同时向大地发送，接收机同时接收经大地介质传导的复合波中各主频率电流响应。在地球物理勘探领域，基于伪随机理论的数据采集系统具有抗干扰能力强、测量精度高、观测速度快、装置轻便等优点而得到广泛应用。 本文在分析伪随机理论基础上，结合当前嵌入式软硬件发展的最新成果，开展对ARM Linux嵌入式数据信息系统的研究与实现。 首先，通过需求分析，对各种采集方案比较后，设计系统总体方案。通过数据信息系统驱动总体分析，选用嵌入式板载的音频芯片实现数据A/D转换，完成Linux下采集设备驱动程序设计。 其次，在ARM9内核的S3C2410嵌入式处理器硬件平台，按照嵌入式软件开发流程，搭建嵌入式Linux交叉开发平台；裁剪并移植Linux内核，构建嵌入式文件系统。 再次，利用当前流行的嵌入式图形开发库Qtopia Core，结合Sqlite数据库与Linux多线程技术，设计数据采集应用程序，建立数据信息系统的应用软件模型，此基础上对整个系统进行测试，与理论值进行对比实验。 最后，就课题的不足做出总结，并且提出系统后期的改进建议。
上传时间： 2013-07-11
上传用户：CETM008
本文从工程设计和应用出发,根据某机载设备直接序列扩频(DS-SS)接收机声表面波可编程抽头延迟线(SAW.P.TDL)中频相关解扩电路的指标要求,提出了基于FPGA器件的中频数字相关解扩器的替代设计方案,通过理论分析、软件仿真、数学计算、电路设计等方法和手段,研制出了满足使用环境要求的工程化的中频数字相关器,经过主要性能参数的测试和环境温度验证试验,并在整机上进行了试验和试用,结果表明电路性能指标达到了设计要求。对工程应用中的部分问题进行了初步研究和分析,其中较详细地分析了SAW卷积器、SAW.P.TDL以及中频数字相关器在BPSK直扩信号相关解扩时的频率响应特性。 论文的主要工作在于： (1)根据某机载设备扩频接收机基于SAW.P.TDL的中频解扩电路要求,进行理论分析、电路设计、软件编程,研制基于FPGA器件的中频数字相关器,要求可在扩频接收机中原位替代原SAW相关解扩电路； (2)对中频数字相关器的主要性能参数进行测试,进行了必要的高低温等环境试验,确定电路是否达到设计指标和是否满足高低温等环境条件要求； (3)将基于FPGA的中频数字相关器装入扩频接收机,与原SAW.P.TDL中频解扩电路置换,确定与接收机的电磁兼容性、与中放电路的匹配和适应性,测试整个扩频接收机的灵敏度、动态范围、解码概率等指标是否满足接收机模块技术规范要求； (4)将改进后的扩频接收机装入某机载设备,测试与接收机相关的性能参数,整机进行高低温等主要环境试验,确定电路变化后的整机设备各项指标是否满足其技术规范要求； (5)通过对基于FPGA的中频数字相关器与SAW.P.TDL的主要性能参数进行对比测试和分析,特别是电路对频率偏移响应特性的对比分析,从而得出初步的结论。
上传时间： 2013-06-22
上传用户：徐孺
转速传感器信号隔离变送器,正弦波整形 主要特性: >> 转速传感器信号直接输入，整形调理方波信号 >> 200mV峰值微弱信号的放大与整形 >> 正弦波、锯齿波信号输入，方波信号输出 >> 不改变原波形频率，响应速度快 >> 电源、信号：输入/输出 3000VDC三隔离 >> 供电电源：5V、12V、15V或24V直流单电源供电 >> 低成本、小体积，使用方便，可靠性高 >> 标准DIN35 导轨式安装 >> 尺寸：106.7x79.0x25.0mm >> 工业级温度范围: - 45 ~ + 85 ℃ 应用： >> 转速传感器信号隔离、采集及变换 >> 汽车速度测量 >> 汽车ABS防抱死制动系统 >> 转速信号放大与整形 >> 地线干扰抑制 >> 电机转速监测系统 >> 速度测量与报警 >> 信号无失真变送和传输 产品选型表： DIN11 IAP – S□ - P□ – O□ 输入信号 供电电源 输出信号 特点 代码 Power 代码 特点 代码 正负信号输入，正弦波输入 幅度峰峰值（VP-P）：200mV~50V S1 24VDC P1 输出电平0-5V O1 单端信号输入， 幅度峰峰值（VP-P）：5V S2 12VDC P2 输出电平0-12V O2 单端信号输入， 幅度峰峰值（VP-P）：12V S3 5VDC P3 输出电平0-24V O3 单端信号输入， 幅度峰峰值（VP-P）：24V S4 15VDC P4 集电极开路输出 O4 用户自定义 Su 用户自定义 Ou 产品选型举例： 例 1：输入：转速传感器，正弦波VP-P：200mV~10V；电源：24V ；输出：0-5V电平 型号：DIN11 IAP S1-P1-O1 例 2：输入：转速传感器，正弦波VP-P：200mV~10V；电源：12V ；输出：0-24V电平 型号：DIN11 IAP S1-P2-O3 例 3：输入：0-5V电平；电源：24V ；输出：0-24V电平 型号：DIN11 IAP S2-P1-O3 例 4：输入：0-5V电平；电源：12V ；输出：集电极开路输出 型号：DIN11 IAP S2-P2-O4 例 5：输入：用户自定义；电源：24V ；输出：用户自定义 型号：DIN11 IAP Su-P1-Ou
上传时间： 2013-10-22
上传用户：hebanlian
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
/*--------- 8051内核特殊功能寄存器 -------------*/ sfr ACC = 0xE0; //累加器 sfr B = 0xF0; //B 寄存器 sfr PSW = 0xD0; //程序状态字寄存器 sbit CY = PSW^7; //进位标志位 sbit AC = PSW^6; //辅助进位标志位 sbit F0 = PSW^5; //用户标志位0 sbit RS1 = PSW^4; //工作寄存器组选择控制位 sbit RS0 = PSW^3; //工作寄存器组选择控制位 sbit OV = PSW^2; //溢出标志位 sbit F1 = PSW^1; //用户标志位1 sbit P = PSW^0; //奇偶标志位 sfr SP = 0x81; //堆栈指针寄存器 sfr DPL = 0x82; //数据指针0低字节 sfr DPH = 0x83; //数据指针0高字节 /*------------ 系统管理特殊功能寄存器 -------------*/ sfr PCON = 0x87; //电源控制寄存器 sfr AUXR = 0x8E; //辅助寄存器 sfr AUXR1 = 0xA2; //辅助寄存器1 sfr WAKE_CLKO = 0x8F; //时钟输出和唤醒控制寄存器 sfr CLK_DIV = 0x97; //时钟分频控制寄存器 sfr BUS_SPEED = 0xA1; //总线速度控制寄存器 /*----------- 中断控制特殊功能寄存器 --------------*/ sfr IE = 0xA8; //中断允许寄存器 sbit EA = IE^7; //总中断允许位 sbit ELVD = IE^6; //低电压检测中断控制位 8051
上传时间： 2013-10-30
上传用户：yxgi5
TLC2543是TI公司的12位串行模数转换器，使用开关电容逐次逼近技术完成A/D转换过程。由于是串行输入结构，能够节省51系列单片机I/O资源；且价格适中，分辨率较高，因此在仪器仪表中有较为广泛的应用。 TLC2543的特点 （1）12位分辩率A/D转换器； （2）在工作温度范围内10μs转换时间； （3）11个模拟输入通道； （4）3路内置自测试方式； （5）采样率为66kbps； （6）线性误差±1LSBmax； （7）有转换结束输出EOC； （8）具有单、双极性输出； （9）可编程的MSB或LSB前导； （10）可编程输出数据长度。 TLC2543的引脚排列及说明 TLC2543有两种封装形式：DB、DW或N封装以及FN封装，这两种封装的引脚排列如图1，引脚说明见表1 TLC2543电路图和程序欣赏 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double sum_final1; double sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe}; void delay(unsigned char b) //50us { unsigned char a; for(;b>0;b--) for(a=22;a>0;a--); } void display(uchar a,uchar b,uchar c,uchar d) { P0=duan[a]|0x80; P2=wei[0]; delay(5); P2=0xff; P0=duan[b]; P2=wei[1]; delay(5); P2=0xff; P0=duan[c]; P2=wei[2]; delay(5); P2=0xff; P0=duan[d]; P2=wei[3]; delay(5); P2=0xff; } uint read(uchar port) { uchar i,al=0,ah=0; unsigned long ad; clock=0; _cs=0; port<<=4; for(i=0;i<4;i++) { d_in=port&0x80; clock=1; clock=0; port<<=1; } d_in=0; for(i=0;i<8;i++) { clock=1; clock=0; } _cs=1; delay(5); _cs=0; for(i=0;i<4;i++) { clock=1; ah<<=1; if(d_out)ah|=0x01; clock=0; } for(i=0;i<8;i++) { clock=1; al<<=1; if(d_out) al|=0x01; clock=0; } _cs=1; ad=(uint)ah; ad<<=8; ad|=al; return(ad); } void main() { uchar j; sum=0;sum1=0; sum_final=0; sum_final1=0; while(1) { for(j=0;j<128;j++) { sum1+=read(1); display(a1,b1,c1,d1); } sum=sum1/128; sum1=0; sum_final1=(sum/4095)*5; sum_final=sum_final1*1000; a1=(int)sum_final/1000; b1=(int)sum_final%1000/100; c1=(int)sum_final%1000%100/10; d1=(int)sum_final%10; display(a1,b1,c1,d1); } }
上传时间： 2013-11-19
上传用户：shen1230
#include<iom16v.h> #include<macros.h> #define uint unsigned int #define uchar unsigned char uint a,b,c,d=0; void delay(c) { for for(a=0;a<c;a++) for(b=0;b<12;b++); }; uchar tab[]={ 0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,
上传时间： 2013-10-21
上传用户：13788529953
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
