附件中资料时模拟时钟方面的信息，可用单片机仿真软件仿真。
标签： 附件 模拟 时钟 方面
上传时间： 2013-08-26
上传用户：marten
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
标签： FPGA CDR 数据 位同步时钟
上传时间： 2013-08-28
上传用户：huyahui
Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
标签： Verilog DDS 正弦信号发生器 模块
上传用户：asdfasdfd
FPGA的时钟详细讲解，可以让你更加熟悉的了解FPGA的时钟设计。
标签： FPGA 时钟
上传时间： 2013-08-29
上传用户：1101055045
基于DSP+FPGA的扩频接收机快捕技术，一片技术文章
标签： FPGA DSP 扩频接收机
上传用户：emhx1990
FPGA时钟分析，包括门控时钟与时钟偏仪分析，逻辑设计时钟分析，毛刺分析．
标签： FPGA 时钟 分
上传时间： 2013-08-30
上传用户：432234
用Verilog实现基于FPGA的通用分频器
标签： Verilog FPGA 分频器
上传用户：xingyuewubian
分频器 FPGＡ程序设计 二分频 对硬件设计有很大用处\r\n
标签： FPG 分频器 二分频 程序设计
上传时间： 2013-08-31
上传用户：lhc9102
CPLD/FPGA设计中的时钟应用讲解 及其实例
标签： CPLD FPGA 时钟
上传时间： 2013-09-01
上传用户：3到15
一个好用的整数分频电路 保证你喜欢 能够实现对任意整数的分频电路设计
标签： 整数 分频电路 分频 电路设计
上传用户：909000580
