虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

频域分析

频域分析(frequencydomainanalysis)是1993年公布的数学名词。
  • 国外优秀信息科学与技术系列教学用书-自适应滤波器原理(中文第四版)赫金pdf格式745页全本

             本书是自适应信号处理领域的一本经典教材。全书共17章,内容包括:自适应LMS横向滤波器、自适应格型滤波器、自适应递归滤波器、频域和子带自适应滤波器、盲自适应滤波器、神经网络、非线性自适应滤波器等及其在通信与信息系统中的应用。目录背景与预览第1章 随机过程与模型第2章 维纳滤波器第3章 线性预测第4章 最速下降算法第5章 最小均方自适应滤波器第6章 归一化最小均方自适应滤波器第7章 频域和子带自适应滤波器第8章 最小二乘法第9章 递归最小二乘自适应滤波器第10章 卡尔曼滤波器第11章 平方根自适应滤波器第12章 阶递归自适应滤波器第13章 有限精度效应第14章 时变系统的跟踪第15章 无限脉冲响应自适应滤波器第16章 盲反卷积第17章 反向传播学习后记附录A 复变量附录B 对向量微分附录C 拉格朗日乘子法附录D 估计理论附录E 特征分析附录F 旋转和映射附录G 复数Wishart分布术语参考文献      现在网上流传的技术类书籍好多都是预览版本,此书为全本,非常难得,现在分享给大家,希望对大家有所帮助。

    标签: 自适应滤波器

    上传时间: 2022-05-14

    上传用户:默默

  • 深入理解LTE

    本书详细介绍了LTE物理层相关协议及算法实现,包括LTE协议栈结构、LTE时域、频域和空间域资源、下行参考信号、下行L1、L2控制信道、PDSCH信道、传输模式、上行参考信号、PUCCH信道、PUSCH信道、CSI资源指示、上行HARQ、下行HARQ、SR、BSR、DRX、MAC复用与逻辑信道优先级、上行同步、小区搜索过程、系统信息、随机接入过程、寻呼、载波聚合、SPS、TTI bundling、RLC等相关协议和算法,所涉及的专题内容分析非常细致,非常详尽,能很好地帮助读者深入理解LTE物理层相关协议。

    标签: LTE 物理层

    上传时间: 2022-06-01

    上传用户:

  • 单相光伏并网逆变器的研究.rar

    逆变器作为光伏阵列和电网接口的主要设备,它的性能决定着整个光伏发电系统的性能。为了将光伏阵列产生的电能最大限度地馈入电网,并提高其运行的稳定度、可靠性和精确度,必须对并网逆变器的主电路拓扑选择、滤波器参数设计及其控制策略选取等进行深入研究。 论文首先分析了光伏发电的国内外发展现状和应用前景,对光伏并网发电系统的种类、结构和并网标准进行了综述。针对众多适用于光伏并网的逆变器拓扑进行了详细的比较分析,最终确定了一台单相满载功率1kW、并网电压220V的逆变器拓扑及其主电路参数,对其输出滤波器参数进行设计,并对其进行了幅频特性分析。 其次,详细分析和研究逆变器的并网控制策略,确定了在独立工作模式下的瞬时电压控制策略和在并网工作模式下的瞬时电流控制策略。根据选定的控制策略分别对其控制系统进行了建模和闭环参数设计,并利用Sabet软件进行系统仿真,验证了系统建模和设计的正确性。 接着,在分析光伏阵列特性的基础上,总结和比较了常用的几种MPPT(Maximum Power Point Tracking)控制方法,通过扰动观测法对并网逆变器输出电流的控制,实现了光伏阵列的MPPT,并给出了设计方案和实验验证。 最后,根据以上分析结果,研制了一台基于DSP控制的光伏并网逆变器的试验样机,并详述了其软硬件的设计方案,给出了相关实验结果。

    标签: 单相 光伏并网 逆变器

    上传时间: 2013-04-24

    上传用户:天天天天

  • 基于FPGA的ADC并行测试方法研究.rar

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词:ADC测试;并行;参数评估;FPGA;FFT

    标签: FPGA ADC 并行测试

    上传时间: 2013-07-11

    上传用户:tdyoung

  • 基于DSP/FPGA的多波形数字脉冲压缩系统硬件的研究与实现

    现代雷达系统广泛采用脉冲压缩技术,用以解决作用距离与分辨能力之间的矛盾。脉冲压缩是指雷达通过发射宽脉冲,保证足够的最大作用距离,而接收时,采用相应的脉冲压缩法获得窄脉冲以提高距离分辨率的过程。同时,数字信号处理技术的迅猛发展和广泛应用,为雷达脉冲压缩处理的数字化实现提供了可能。 本文主要研究雷达多波形频域数字脉冲压缩系统的硬件系统实现。在匹配滤波理论的指导下,成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形频域数字脉冲压缩系统。该系统可处理时宽在42μs以内、带宽在5MHz以下的线性调频信号(LFM),非线性调频信号(NLFM)和Taylor四相码信号,且技术指标完全满足实用系统的设计要求。 本文完成的主要工作和创新之处有:(1)基于双通道模数转换器AD10242设计高精度数据采集电路,为整个脉压系统的工作提供必要的条件。完成了前端模拟信号输入电路的优化和差分输入时钟的产生,以实现高精度采样。 (2)根据协议和脉压系统的工作要求,以基于FPGAEP1K100QC208完成系统控制,使整个脉压系统正确稳定地工作。同时以该FPGA生成双口RAM,实现数据暂存,以匹配采样速率和脉压系统频率。 (3)设计基于4片高性能ADSP21160M的紧耦合并行处理系统,以完成多波形频域数字脉冲压缩的全部运算工作。4片DSP共享外部总线,且各DSP以链路口互连,进行数据通信。各DSP还使用一个链路口连接到接口板DSP,将脉压结果送出。 (4)以一片ADSP21160M和一片EP1K100QC208为核心,设计输出板电路,完成数据对齐、求模和数据向下一级的输出,并产生模拟输出。 (5)调试并改进处理板和输出板。

    标签: FPGA DSP 多波形 压缩系统

    上传时间: 2013-06-11

    上传用户:qq277541717

  • 基于ARMDSP的OFDM水下图像传输系统的研究与实现

    正交频分复用(Orthogonal Frequency Division Multiplexing,OFDM)技术是一种多载波传输技术,它的基本思想是在频域内将给定信道划分成几个相互正交的子信道,每个子信道使用一个子载波进行调制,各子载波并行传输。该技术可以有效提高频谱利用率,能够对抗多径效应产生的频率选择性衰弱和载波间干扰,在时变、频变、多径干扰严重的水声信道中具有较强的优势。 随着计算机和多媒体通信技术的发展,嵌入式系统在各个领域的应用不断深入。其中,基于ARM技术知识产权(IP)核的微处理器依靠其高性能、低功耗和易扩展的特点,在工业控制、无线通信、消费电子等多个领域得到广泛的应用;随着嵌入式系统复杂度的提高,操作系统已成为嵌入式系统不可缺少的一部分。其中,嵌入式Linux凭借免费开源、功能强大、成熟稳定等特点,目前已成为主要的嵌入式操作系统之一。 数字信号处理器(Digital Signal Processor,DSP)具有很强的数字信号处理能力,可以满足各种高实时要求,但其寻址范围小,I/O功能较差。ARM+DSP双处理器的结构可以充分利用ARM和DSP各自的优势实现协同工作。 本论文的主要工作是研究和实现一个基于OFDM技术的由ARM+DSP硬件平台实现的能够完成水下声信道图像传输的系统。主要研究内容包括OFDM系统的基本原理、ARM+DSP底层硬件的驱动和控制,Linux操作系统的移植、MiniGUI人机界面的设计、相关应用软件的编写以及在TMS320VC5502上初步实现OFDM的调制解调,以期对今后水下图像传输系统的实现能具有较大的参考价值。

    标签: ARMDSP OFDM 图像传输系统

    上传时间: 2013-05-20

    上传用户:Ruzzcoy

  • stbc_ofdm(time)

    从时域分析比较了ofdm和stbc与ofdm结合的性能差别-from time-domain analysis and comparison of OFDM stbc OFDM combined wi

    标签: stbc_ofdm time

    上传时间: 2013-06-05

    上传用户:caozhizhi

  • 基于FPGA的32位浮点数据FFT及IFFT的设计与实现

    FFT/IFFT是时域信号与频域信号之间转换的基本运算,是数字信号处理的核心工具之一,因此,它广泛地应用于许多领域。在数字化的今天,不论是在通信领域还是在图像处理领域,对数字信号处理的速度、精度和实时性要求不断提高。为满足不断提高的要求,国内外不断地推出各种FFT/IFFT处理器,主要处理器有ASIC、DSP芯片、FPGA等。由于FPGA具有可反复编程的特点及丰富资源,所以它受到广泛的关注。 本论文就是一种基于FPGA实现浮点型数据的FFT及IFFT处理器,该处理器使用A1tera公司的Stratix Ⅱ系列的FPGA芯片。它主要采用流水线结构,这种结构可以使各级运算并行处理,对输入进来的数据进行连续处理,提高了运算速度,满足了系统的实时性要求;另外处理器所处理的数据是32位浮点型的,因此它同时提高了运算的精度。

    标签: FPGA IFFT FFT 浮点

    上传时间: 2013-07-12

    上传用户:cuicuicui

  • 动态光谱数据采集与预处理

    人体血液成份的无创检测是生物医学领域尚未攻克的前沿课题之一,动态光谱法在理论上克服了其它检测方法难以逾越的障碍——个体差异和测量条件对检测结果的影响。实现动态光谱检测,其关键在于采集多波长的光电容积脉搏波信号,并对其进行处理。针对动态光谱检测中信号微弱、信噪比低、处理数据量大的特点,本文设计了基于FPGA和面阵CCD摄像头的动态光谱数据采集与预处理系统,提高检测精度,采集出满足动态光谱信号提取要求的光电脉搏波;并对动态光谱频域提取法的核心算法FFT的FPGA实现进行研究。 课题提出用高灵敏度的面阵CCD摄像头替代常规光栅光谱仪中的光电接收器,实现对多波长的光电容积脉搏波的检测。结合面阵CCD的二维图像特点,采用信号累加法去除噪声,提高信号的信噪比。 创新性的提出一种不同于以往的信号累加方法——将处于同一行的视频信号在采样过程中直接累加,然后再进行传输和存储。不同于帧累加和异行累加,这种同行累加方式不但大大的提高了信号的信噪比,同时减小了数据的传输速度和传输量,降低了对存储器容量的要求,改善了动态光谱信号检测系统的性能。 针对面阵CCD摄像头输出的复合视频信号的特点,设计视频信号解调电路,得到高速、高精度的数字视频信号和准确的视频同步信号,用于后续的视频信号采集与处理。 根据动态光谱信号检测和视频信号采集的要求,选择可编程逻辑器件FPGA作为硬件平台,设计并实现了基于FPGA和面阵CCD摄像头的光电脉搏波采集与预处理系统。该系统实现了视频信号的精确定位,通过光谱信号的高速同行累加,实现了光电脉搏波信号的高精度检测。系统采用基于FPGA的Nios II嵌入式处理器系统,通过对其应用程序的开发,可靠的实现了数据的采集、传输和存储,提高了系统的集成度,降低了开发成本。 为实现动态光谱信号的频域提取,研究了基于FPGA的FFT实现方案,对各关键模块进行设计,为动态光谱信号的进一步处理打下良好的基础。 最后,通过实验证明了系统数据采集的正确性和信号预处理的可行性,得到了符合动态光谱信号提取要求的脉搏波信号。

    标签: 动态 光谱数据采集 预处理

    上传时间: 2013-04-24

    上传用户:cknck

  • 基于FPGA的ADC并行测试方法研究

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。    本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。

    标签: FPGA ADC 并行测试 方法研究

    上传时间: 2013-06-07

    上传用户:gps6888