一、实验要求编制程序，对实验箱上提供的外部存贮器（62256）进行读写操作。二、实验目的掌握随机存储器的读写方法。三、实验说明1．单片机系统中，对片外存贮器的读写操作是最基本的操作。通过本实验了解单片机读写片外存储器的读写方法，并藉此来熟悉MCS51单片机编程的基本规则、基本指令的使用和调试程序的方法。2．ADuC831片内有2K字节XRAM，当堆栈不扩展使用时，片内XRAM占用外部数据存储空间的低2K字节，所以，寻址片外数据存储器时要大于2K字节空间。四、实验电路连线本实验不需要连线。
上传时间： 2013-11-11
上传用户：liu999666
LM3S 系列微控制器Flash 存储器应用
上传时间： 2014-12-27
上传用户：weixiao99
ARM系列单片机是当前发展最快的一类嵌入式处理器，用其构成的嵌入式系统具有结构简单，功能强大，处理速度快、功耗低等诸多优点。在嵌入式系统设计中，存储器模块是最常用的模块，本文以Philips公司生产32位ARM单片机LPC2114单片机作为不开放总线的ＡＲＭ单片机典型代表与常见存储器的接口技术，并将其接口方式和传统的8位MCS－51单片机的存储器接口进行比较，使读者明白其异同，快速开发出适合于各类应用的32位嵌入式系统。
上传时间： 2013-12-06
上传用户：chenjjer
单片机串行通信发射机 我所做的单片机串行通信发射机主要在实验室完成,参考有关的书籍和资料，个人完成电路的设计、焊接、检查、调试，再根据自己的硬件和通信协议用汇编语言编写发射和显示程序，然后加电调试，最终达到准确无误的发射和显示。在这过程中需要选择适当的元件，合理的电路图扎实的焊接技术，基本的故障排除和纠正能力，会使用基本的仪器对硬件进行调试，会熟练的运用汇编语言编写程序，会用相关的软件对自己的程序进行翻译，并烧进芯片中，要与对方接收机统一通信协议，要耐心的反复检查、修改和调试，直到达到预期目的。单片机串行通信发射机采用串行工作方式，发射并显示两位数字信息，既显示00-99，使数据能够在不同地方传递。硬件部分主要分两大块，由AT89C51和多个按键组成的控制模块，包括时钟电路、控制信号电路，时钟采用6MHZ晶振和30pF的电容来组成内部时钟方式，控制信号用手动开关来控制，P1口来控制，P2、P3口产生信号并通过共阳极数码管来显示，软件采用汇编语言来编写，发射程序在通信协议一致的情况下完成数据的发射，同时显示程序对发射的数据加以显示。毕业设计的目的是了解基本电路设计的流程，丰富自己的知识和理论，巩固所学的知识，提高自己的动手能力和实验能力，从而具备一定的设计能力。我做得的毕业设计注重于对单片机串行发射的理论的理解，明白发射机的工作原理，以便以后单片机领域的开发和研制打下基础，提高自己的设计能力，培养创新能力，丰富自己的知识理论，做到理论和实际结合。本课题的重要意义还在于能在进一步层次了解单片机的工作原理，内部结构和工作状态。理解单片机的接口技术，中断技术，存储方式，时钟方式和控制方式，这样才能更好的利用单片机来做有效的设计。我的毕业设计分为两个部分，硬件部分和软件部分。硬件部分介绍：单片机串行通信发射机电路的设计，单片机AT89C51的功能和其在电路的作用。介绍了AT89C51的管脚结构和每个管脚的作用及各自的连接方法。AT89C51 与MCS-51 兼容，4K字节可编程闪烁存储器，寿命：1000次可擦，数据保存10年，全静态工作：0HZ-24HZ，三级程序存储器锁定，128*8 位内部RAM，32 跟可编程I/O 线，两个16 位定时/计数器，5 个中断源，5 个可编程串行通道，低功耗的闲置和掉电模式，片内震荡和时钟电路，P0和P1 可作为串行输入口，P3口因为其管脚有特殊功能，可连接其他电路。例如P3.0RXD 作为串行输出口，其中时钟电路采用内时钟工作方式，控制信号采用手动控制。数据的传输方式分为单工、半双工、全双工和多工工作方式；串行通信有两种形式，异步和同步通信。介绍了串行串行口控制寄存器，电源管理寄存器PCON，中断允许寄存器IE，还介绍了数码显示管的工作方式、组成，共阳极和共阴极数码显示管的电路组成，有动态和静态显示两种方式，说明了不同显示方法与单片机的连接。再后来还介绍了硬件的焊接过程，及在焊接时遇到的问题和应该注意的方面。硬件焊接好后的检查电路、不装芯片上电检查及上电装芯片检查。软件部分：在了解电路设计原理后，根据原理和目的画出电路流程图，列出数码显示的断码表，计算波特率，设置串行口，在与接受机设置相同的通信协议的基础上编写显示和发射程序。编写完程序还要进行编译，这就必须会使用编译软件。介绍了编译软件的使用和使用过程中遇到的问题，及在编译后烧入芯片使用的软件PLDA，后来的加电调试，及遇到的问题，在没问题后与接受机连接，发射数据，直到对方准确接收到。在软件调试过程中将详细介绍调试遇到的问题，例如：通信协议是否相同，数码管是否与芯片连接对应，计数器是否开始计数等。
上传时间： 2013-10-19
上传用户：uuuuuuu
LM3S 系列微控制器Flash 存储器应用 在众多的单片机中都集成了 Flash 存储器系统，该存储器系统可用作代码和数据的存储。它在整个存储器中所处的位置在最起始的位置，一般其起始地址从零开始。
上传时间： 2013-10-09
上传用户：aix008
单片机常用芯片和器件手册 地址锁存器由于MCS-51单片机的P0口是分时复用的地址/数据总线,因此在进行程序存储器扩展时,必须利用地址锁存器将信号从地址/数据总线中分离开来。 常用的地址锁存器是: 74LS373828274LS273 存储器扩展MCS-51的程序存储器寻址空间为64k字节(0000H--FFFFH),其中8051、8751片内涵有4K字节的ROM或EPROM，8031片内部不带ROM。当片内ROM不够用或采用8031芯片时，需扩展程序存储器。MCS-51单片机访问外部程序存储器所使用的控制信号有： ALE：低8位地址锁存控制； PSEN：外部程序存储器“读取”控制。 常用的程序存储器有： EPROM： 2716 2732 2764 27128 27256 EEPROM：2817 2864 MCS-51的数据存储器寻址空间为64k字节(0000H--FFFFH)。而8031单片机内部只有128个字节的RAM存储器。数据存储器只使用WR、RD控制线。 常用的数据存储器有： 静态RAM：6116 6264 动态RAM：2186
上传时间： 2013-11-15
上传用户：xiaowei314
NXP半导体设计的LPC3000系列ARM芯片，适用于要求高性能和低功耗结合的嵌入式应用中。 NXP通过使用90纳米的处理技术，将一个带有矢量浮点协处理器的ARM926EJ-S CPU内核与一系列包括USB On-The-Go在内的标准外设结合起来，从而实现LPC3000的性能目标。LPC3000系列ARM可工作在高于266MHz的CPU频率下。ARM926EJ-S CPU内核加入5级流水处理并采用哈佛结构。该内核还具有一个完整的存储器管理单元（MMU），以提供支持现代操作系统多程序设计所需的虚拟存储器功能。ARM926EJ-S CPU内核还包含了带有单周期MAC操作的一系列DSP指令扩展，以及Jazelle Java字节代码执行。NXP实现的器件具有一个32kB指令高速缓存和32kB数据高速缓存。
上传时间： 2013-11-20
上传用户：xiaowei314
当今集成电路设计已经进入 SOC 时代，于是各公司针对自己的设计需求挑选一款性价比较高的处理器作为内核是一件非常重要的事情。下面将介绍一款集成了DSP 和MCU 功能的处理器ZSP neo 。ZSP neo 是一类新型的处理器，它在一个的内核中集成了DSP 和MCU 的功能。对于那些需要比现有8 位微控制器更高的控制处理性能，而又无需32 位微控制器的对成本敏感的应用来说，ZSP neo 是一个理想的选择。ZSP neo 针对其性能要求采用了相应的架构：·采用基于 RISC 的架构：处理器具有静态分支预测功能；所以程序员设计程序时无需考虑跳转延时。·采用了 Load-Store 架构：处理器对存储器的操作使用 load 和store 指令；操作不直接发生在存储器中。所有其他指令均为寄存器-寄存器操作；使用寄存器节省了存储器带宽。采用多种load/store 指令，这样优化了存储器操作；同时支持32 位和16 位的数据操作。处理器允许前推的灵活架构；功能单元的结果能够在下个周期无条件地被其他功能单元使用。
上传时间： 2013-10-19
上传用户：奔跑的雪糕
介绍用PIC16F84单片机制作的电子密码锁。PIC16F84单片机共18个引脚，13个可用I/O接口。芯片内有1K×14的FLASHROM程序存储器，36×8的静态RAM的通用寄存器，64×8的EEPROM的数据存储器，8级深度的硬堆栈。 用PIC单片机设计的电子密码锁微芯公司生产的PIC8位COMS单片机，采用类RISC指令集和哈弗总线结构，以及先进的流水线时序，与传统51单片机相比其在速度和性能方面更具优越性和先进性。PIC单片机的另一个优点是片上硬件资源丰富，集成常见的EPROM、DAC、PWM以及看门狗电路。这使得硬件电路的设计更加简单，节约设计成本，提高整机性能。因此PIC单片机已成为产品开发，尤其是产品设计和研制阶段的首选控制器。本文介绍用PIC16F84单片机制作的电子密码锁。PIC16F84单片机共18个引脚，13个可用I/O接口。芯片内有1K×14的FLASHROM程序存储器，36×8的静态RAM的通用寄存器，64×8的EEPROM的数据存储器，8级深度的硬堆栈。硬件设计 电路原理见图1。Xx8位数据线接4x4键盘矩阵电路，面板布局见表1，A、B、C、D为备用功能键。RA0、RA7输出4组编码二进制数据，经74LS139译码后输出逐行扫描信号，送RB4-RB7列信号输入端。余下半个139译码器动扬声器。RB2接中功率三极管基极，驱动继电器动作。有效密码长度为4位，根据实际情况，可通过修改源程序增加密码位数。产品初始密码为3345，这是一随机数，无特殊意义，目的是为防止被套解。用户可按*号键修改密码，按#号键结束。输入密码并按#号确认之后，脚输出RB2脚输出高电平，继电器闭合，执行一次开锁动作。 若用户输入的密码正确，扬声器发出一声稍长的“滴”提示声，若输入的密码与上次修改的不符，则发出短促的“滴”声。连续3次输入密码错误之后，程序锁死，扬声器报警。直到CPU被复位或从新上电。软件设计 软件流程图见图3。CPU上电或复位之后将最近一次修改并保存到EEPROM的密码读出，最为参照密匙。然后等待用户输入开锁密码。若5分钟以内没有接受到用户的任何输入，CPU自动转入掉电模式，用户输入任意值可唤醒CPU。每次修改密码之后，CPU将新的密码存入内部4个连续的EEPROM单元，掉电后该数据任有效。每执行一次开锁指令，CPU将当前输入密码与该值比较，看是否真确，并给出相应的提示和控制。布 局 所有元件均使用SMD表贴封装，缩小体积，便于产品安装，60X60双面PCB板，顶层是一体化输入键盘，底层是元件层。成型后的产品体积小巧，能很方便的嵌入防盗铁门、保险箱柜。
上传时间： 2013-10-31
上传用户：uuuuuuu
高性能可编程DMA控制接口82C37A-54.1 概述对象实体：直接存储器访问（DMA）控制接口芯片82C37A-5芯片的特点：1、管脚引线与NMOS 8237A-5兼容。2、允许/禁止单独DMA请求控制。3、频率从0~5MHz区间全静态设计。4、低电平操作。 5、4个各自独立的DMA通道并独立的进行初始化。6、存储器到存储器之间传送。7、存储器模块初始化处理。8、地址的增量和减量。9、传送速率可达1.6MB/s.10、可直接扩展成任意数量的通道。11 、终止传送的过程即输入结束。12、软件请求。13、独立信号DREQ和信号DACK的极性控制。4.2 82C37A-5的体系结构4.2.1 基本结构描述1. 82C37A-5内部配备了规模为344位的内部存储器，它是以寄存器的形式出现的。2. 配有3个基本的控制模块： （1）定时及控制模块； （2）优先级编码及循环优先级控制模块；（3）命令控制模块； 3. 12个不同类型的寄存器 。图 4-1 82C37A-5结构图EOP# A0~A3RESETCS#. IOW# DREQ0~DREQ3HLDAHRQ DB0~DB7DACK0~DACK3
上传时间： 2013-10-21
上传用户：ming52900
