本文提出了一种基于USB和FPGA的高性能数据采集模块USB12016(USB总线，A/D垂直分辨率为12位，存储容量为16兆)的软硬件设计与实现方法。该数据采集卡包括模拟输入、A/D转换、数据缓存、FPGA控制电路和USB总线接口等，在一张卡上实现了8通道模拟信号调理、采集、处理，并可实现多卡同步触发采集，具有高精度，低噪声，低失真和测试信号范围宽的特点。USB12016配有系统驱动控制程序软件，在Windows9X/2000版本的操作平台下运行，控制面板完全是虚拟仪器软面板，图形化界面十分友好。USB12016是USB接口技术、FPGA技术和嵌入式技术融为一体的结晶，已成功应用于军事测控领域。
上传时间： 2013-06-12
上传用户：CETM008
蓝牙（Bluetooth）技术是近年来国外先进国家研究发展最快的短程无线通信技术之一，能够广泛地应用于工业短距离无线控制装置、近距离移动无线控制设备、机器人控制、办公自动化及多媒体娱乐设备等局部范围内无线数据传输的领域中。在我国,由于对蓝牙技术的研究还处于研究开发的初级阶段, 还没有形成蓝牙数据短距离无线通信的一套开放性应用标准。 在无线音频传输领域内，传统的基于模拟调制方式的无线音频传输由于抗干扰能力较差，传输的音频质量会受到较大的影响，而国内市场上的蓝牙音频产品仅支持单声道语音传输。所以，对基于蓝牙技术的高品质多通道音频传输技术的研究将具有一定的技术创新性，在无线音频传输领域也具有较为广阔的市场前景。 本文以嵌入式蓝牙技术与音频信号传输系统为研究开发课题，参考国外蓝牙技术协议标准,利用功能模块单元与嵌入式技术,目标是研制一种基于嵌入式开发应用的高品质双声道蓝牙无线音频传输系统。本系统通过对双声道线性模拟音源的数字化MP3编解码处理，结合基于嵌入式应用的简化后的HCI层蓝牙应用协议，实现了蓝牙信道带宽内的高品质双声道音频信号点对点的传输。 在硬件设计上，系统采用了模块化设计思想。发送端和接收端由音频处理模块、控制传输模块和无线模块三部分构成。其中，音频处理模块以MAS3587音频处理芯片为核心，负责音频信号的AD采样、MP3压缩和解压缩以及DA还原等工作；控制传输模块以MSP430F169为核心，负责MP3数据帧的高速传输以及蓝牙接口协议控制；无线模块采用蓝牙单芯片解决方案（集成蓝牙射频、基带和链路管理等），负责MP3数据帧的射频发送和接收。模块与模块之间采用工业标准接口方式连接。音频处理模块和控制传输模块之间采用DMA方式的通用并口（PIO）；控制传输模块与蓝牙模块之间采用DMA方式的通用异步串口（UART）。 在软件设计上，系统主要由蓝牙协议解释、传输控制和芯片驱动三部分构成。在蓝牙协议解释上，系统采用了基于HCI层的ACL数据包透明传输方式；在传输控制上，采用了基于通用并口（PIO）和异步串口（UART）的DMA方式高效率批量数据传输技术；芯片驱动主要指对MAS3587的基本配置。 对目标系统的测试实验采用了目前流行的音频测试虚拟仪器软件Adobe Audition 1.5。实验项目包括扫频测试、音乐测试、听觉测试、距离测试以及抗干扰测试等。实验结果表明，输入音源在经过MP3编码、发射、接收及MP3解码后，音频质量基本上没受影响，实际双声道音质接近于CD音质，而无线传输的可靠性远高于模拟无线音频传输，几乎没有断音与错音，充分体现了嵌入式蓝牙无线技术的优势。
上传时间： 2013-05-27
上传用户：稀世之宝039
软件无线电（Software Defined Radio）是无线通信系统收发信机的发展方向，它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上，而不必过多关注电路实现。在进行数字处理时，常用的方案包括现场可编程门阵列（FPGA）、数字信号处理器（DSP）和专用集成电路（ASIC）。FPGA以其相对较低的功耗和相对较低廉的成本，成为许多通信系统的首先方案。正是在这样的前提下，本课题结合软件无线电技术，研究并实现基于FPGA的数字收发信机。 @@ 本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先，从理论上对发射机和接收机结构进行研究，找到收发信机设计中关键问题。其次，在理论上有深刻认识的基础上，以FPGA为手段，将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题，它也是本文的研究重点。本文在研究了已有各种同步方法的基础上，设计了一种新的同步方法和相应的接收机结构，并以硬件电路将其实现。最后，针对所设计的硬件系统，本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的，基本实现了数字中频收发机系统的设计要求。 @@ 本文中发射机系统是以Altera公司EP2C70F672C6为硬件平台，接收机系统以Altera公司EP2S180F1020C3为硬件平台。收发系统均是在Ouartus Ⅱ 8．0环境下，通过编写Verilog HDL代码和调用Altera IP core加以实现。在将设计方案落实到硬件电路实现之前，各种算法均使用MATLAB进行原理仿真，并在MATLAB仿真得到正确结果的基础上，使用Quartus Ⅱ 8．0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后，可下载至硬件平台进行调试，通过Quartus Ⅱ 8．0中集成的SignalTap逻辑分析仪，可以实时观察电路中各点信号的变化情况，并结合示波器和频谱仪，得到硬件测试结果。 @@关键词：SDR；数字收发机；FPGA；载波同步；符号同步
上传时间： 2013-04-24
上传用户：diaorunze
GSM是全球使用最为广泛的一种无线通信标准，不仅在民用领域，也在铁路GSM-R等专用领域发挥着极为重要的作用。由于无线信道具有瑞利衰落和延时效应，在通信系统的收发两端也存在不完全匹配等未知因素，因此接收的信号叠加有各种误差因素的影响。GSM接收机的实现离不开系统的同步，为了得到更好的同步质量，就必须对GSM基带同步技术进行研究，选择一种最合适的同步算法。GSM的同步既有时间同步，也有频率同步。 @@ 软件无线电是当前通信领域引入注目的热点之一。长期以来，GSM的接收和解调都是由专用的ASIC芯片来完成的，通过软件来实现GSM接收机的基带算法，体现了软件无线电技术的思想，选择用它们来实现的GSM接收机具有灵活、可靠、扩展性好的优点。 @@ 论文主要讨论GSM接收机同步算法与基于FPGA和DSP的GSM接收机设计， @@ 主要内容包括： @@ 通过相关理论知识的学习，设计验证了GSM基带同步算法。对FB时间同步，讨论了包络检测和FFT变换两种不同的方法；对SB时间同步，介绍实相关和复相关两种方法；对频率同步，给出了一种对FB运用相关运算来精确估计频率误差的算法。 @@ 设计了使用GSM射频收发芯片RDA6210并通过实验室的ALTERA EP3C25FPGA开发板进行控制的GSM射频端的解决方案，论文对RDA6210的性能和控制方式进行了详细的介绍，设计了芯片的控制模块，得到了下变频后的GSM基带信号。 @@ 设计了基于RF前端+FPGA的GSM接收机方案。利用ALTERA EP2S180开发平台来完成基带数据的处理。针对ALTERA EP2S180开发平台模数转换器AD9433的特点使用THS4501设计了单独的差分运算放大器模块；设计了平台的数据存储方案并将该平台得到的基带采样数据用于同步算法的仿真。 @@ 设计了基于RF前端+DSP的GSM接收机方案。利用模数转换器AD9243、FPGA芯片和TMS320C6416TDSP芯片来完成基带数据的处理。设计了McBSP+EDMA传输的数据存储方案。 @@ 给出了接收机硬件测试的结果，从多方面验证了所设计硬件平台的可靠性。 @@关键词：GSM接收机；同步；RF； FPGA；DSP；
上传时间： 2013-07-01
上传用户：sh19831212
随着电子技术的快速发展，各种电子设备对时间精度的要求日益提升。在卫星发射、导航、导弹控制、潜艇定位、各种观测、通信等方面，时钟同步技术都发挥着极其重要的作用，得到了广泛的推广。对于分布式采集系统来说，中心主站需要对来自于不同采集设备的采集数据进行汇总和分析，得到各个采集点对同一事件的采集时间差异，通过对该时间差异的分析，最终做出对事件的准确判断。如果分布式采集系统中的各个采集设备不具有统一的时钟基准，那么得到的各个采集时间差异就不能反映出实际情况，中心主站也无法准确地对事件进行分析和判断，甚至得出错误的结论。因此，时钟同步是分布式采集系统正常运作的必要前提。 目前国内外时钟同步领域常用的技术有GPS授时技术，锁相环技术和IRIG-B 码等。GPS授时技术虽然精度高，抗干扰性强，但是由于需要专用的GPS接收机，若单纯使用GPS 授时技术做时钟同步，就需要在每个采集点安装接收机，成本较高。锁相环是一种让输出信号在频率和相位上与输入参考信号同步的技术，输出信号的时钟准确度和稳定性直接依赖于输入参考信号。IRIG-B 码是一种信息量大，适合传输的时间码，但是由于其时间精度低，不适合应用于高精度时钟同步的系统。基于上述分析，本文结合这三种常用技术，提出了一种基于FPGA的分布式采集系统时钟同步控制技术。该技术既保留了GPS 授时的高精确度和高稳定性，又具备IRIG-B时间码易传输和低成本的特性，为分布式采集系统中的时钟同步提供了一种新的解决方案。 本文中的设计采用了Ublox公司的精确授时GPS芯片LEA-5T，通过对GPS芯片串行时间信息解码，获得准确的UTC时间，并实现了分布式采集系统中各个采集设备的精确时间打码。为了能够使整个分布式采集系统具有统一的高精度数据采集时钟，本论文采用了数模混合的锁相环技术，将GPS 接收芯片输出的高精度秒信号作为参考基准，生成了与秒信号高精度同步的100MHZ 高频时钟。本文在FPGA 中完成了IRIG-B 码的编码部分，将B 码的准时标志与GPS 秒信号同步，提高了IRIG-B 码的时间精度。在分布式采集系统中，IRIG-B时间码能直接通过串口或光纤将各个采集点时间与UTC时间统一，节约了各点布设GPS 接收机的高昂成本。最后，通过PC104总线对时钟同步控制卡进行了数据读取和测试，通过实验结果的分析，提出了改进方案。实验表明，改进后的时钟同步控制方案具有很高的时钟同步精度，对时钟同步技术有着重大的推进意义！
上传时间： 2013-08-05
上传用户：lz4v4
可重构计算技术兼具通用处理器(General-Purpose Processor，GPP)和专用集成电路(Application Specific Integr—ated Circuits，ASIC)的特点，既可以提供硬件高速的特性，又具有软件可以重新配置的特性。而动态部分可重构技术是可重构计算技术的最新进展之一。该技术的要点就是在系统正常工作的情况下，修改部分模块的功能，而系统其它模块能够照常运行，这样既节约硬件资源，又增强了系统灵活性。 可重构SoC既可以在处理器上进行编程又可以改变FPGA内部的硬件结构，这使得SoC系统既具有处理器善于控制和运算的特点，又具FPGA灵活的重构特点；由于处理器和FPGA硬件是在同一块硅片上，使得它们之间的通信宽带大大提高，这种平台很适合于容错算法的实现。 本文基于863计划项目；动态重构计算机的可信实现关键技术，重点研究应用于恶劣环境中FPGA自我容错的体系结构，提出了一套完整的SoC系统的容错设计方案，并研究其实现技术，设计实现了实现该技术的硬件平台和软件算法，并验证成功。 论文取得了如下的创新性研究成果： 1、设计了实现动态重构技术的硬件平台，包括高性能的FPGA(内含入式处理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模块。 2、说明了动态重构技术的设计规范和设计流程，实现动态重构技术。 3、提出了一种基于动态重构实现容错的方法，不需要外部处理器干预，由嵌入式处理器负责管理整个过程。 4、设计并实现了嵌入式处理器运行时需要的软件，主要有两个功能，首先是从CF卡中读入重构所需的配置文件，并将配置文件写进FPGA内部的配置存储器中，改变FPGA内部的功能。其次，是实现容错技术的算法。
上传时间： 2013-04-24
上传用户：edrtbme
自20世纪90年代以来，随着计算机技术、超大规模集成电路技术和通信及网络技术的发展，微机保护和测控装置的性能得到大幅提升，以此为基础的变电站自动化系统在我国的电力系统中得到长足的发展和广泛的应用。 @@ 为增加产品的市场竞争力，电力系统二次设备生产厂商紧跟市场需求，将各种具有高性价比的新型处理器芯片和外围芯片大量应用到变电站自动化系统的保护、测控装置上，如32位CPU、数字信号处理芯片DSP、高速高精度A/D转换芯片、大容量Flash存储芯片、可编程逻辑器件CPLD、FPGA等。这些功能强大的器件的应用使保护测控装置在外形上趋于小型化集成化，而在功能上则较以前有显著提升。同时，各种成熟的商用嵌入式实时操作系统的采用使处理器的性能得到充分发挥，装置通信、数据存储及处理能力更强，性能大幅提高，程序移植升级更加方便快捷。 @@ 本论文以现阶段国内外变电站自动化系统测控技术为参考，根据变电站自动化系统的发展趋势和要求，研究一种基于ARM和FPGA技术并采用嵌入式实时操作系统的高性能测控装置，并给出硬软件设计。 @@ 装置硬件采用模块化设计，按照测控装置基本功能设计插件板。分为主CPU插件、交流采样插件、遥信采集插件、遥控出口插件、直流采样及输出插件。除主CPU插件，其他插件的数量可以根据需要任意增减，满足不同用户的需求。 @@ 装置主CPU采用目前先进的基于ARM技术的微处理器AT91RM9200，通过数据、地址总线和其他插件板连接，构成装置的整个系统。交流采样插件采用FPGA技术，利用ALTERA公司的FPGA芯片EP1K10实现交流采样的控制，降低了CPU的负担。 @@ 软件采用Vxworks嵌入式实时操作系统，增加了系统的性能。以任务来管理不同的软件功能模块，利于装置软件的并行开发和维护。 @@关键词：测控装置；嵌入式实时操作系统；ARM；现场可编程门阵列
上传时间： 2013-04-24
上传用户：JESS
随着计算机和自动化测量技术的日益发展，测量仪器和计算机的关系日益密切。计算机的很多成果很快就应用到测量和仪器领域，与计算机相结合已经成为测量仪器和自动测试系统发展的必然趋势。高度集成的现场可编程门阵列（FPGA）是超大规模集成电路和计算机辅助设计技术发展的结果，由于FPGA器件具备集成度高、体积小、可以利用基于计算机的开发平台，用编写软件的方法来实现专门硬件的功能等优点，大大推动了数字系统设计的单片化、自动化，缩短了单片数字系统的设计周期、提高了设计的灵活性和可靠性。 本文研究基于网络的高速数据采集系统的设计与实现问题。论文完成了以FPGA结构为系统硬件平台，uClinux为核心的系统的软件平台设计，进行信号的采集和远程网络监测的功能。 论文从软硬件两方面入手，阐述了基于FPGA器件进行数据采集的硬件系统设计方法，以及基于uClinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述语言在Xilinx公司提供的ISE辅助设计软件中实现FPGA编程。将微处理器MicroBlaze、数据存储器、程序存储器、以太网控制器、数模转换控制器等数字逻辑电路通过CoreConnect技术用OPB总线集成在同一个FPGA内部，形成一个可编程的片上系统（SOPC）。采用基于FPGA的SOPC设计的突出优点是不必更换芯片就可以实现设计的改进和升级，同时也可以降低成本和提高可靠性。 软件方面，为了更好更有效地管理和拓展系统功能，移植了uClinux到MicroBlaze软处理器上，设计实现了平台上的ADC设备驱动程序和数据采集应用程序。并通过修订内核，实现了利用以太网TCP/IP协议来访问数据采集程序获得的数据。
上传时间： 2013-05-23
上传用户：晴天666
FPGA作为新一代集成电路的出现，引起了数字电路设计的巨大变革。随着FPGA工艺的不断更新与改善，越来越多的用户与设计公司开始使用FPGA进行系统开发，因此，PFAG的市场需求也越来越高，从而使得FPGA的集成电路板的工艺发展也越来越先进，在如此良性循环下，不久的将来，FPGA可以主领集成电路设计领域。正是由于FPGA有着如此巨大的发展前景与市场吸引力，因此，本文采用FPGA作为电路设计的首选。 @@ 随着FPGA的开发技术日趋简单化、软件化，从面向硬件语言的VHDL、VerilogHDL设计语言，到现在面向对象的System Verilog、SystemC设计语言，硬件设计语言开始向高级语言发展。作为一个软件设计人员，会很容易接受面向对象的语言。现在软件的设计中，算法处理的瓶颈就是速度的问题，如果采用专用的硬件电路，可以解决这个问题，本文在第一章第二节详细介绍了软硬结合的开发优势。另外，在第一章中还介绍了知识产权核心（IP Core）的发展与前景，特别是IP Core中软核的设计与开发，许多FGPA的开发公司开始争夺软核的开发市场。 @@ 数字电路设计中最长遇到的就是通信的问题，而每一种通信方式都有自己的协议规范。在CPU的设计中，由于需要高速的处理速度，因此其内部都是用并行总线进行通信，但是由于集成电路资源的问题，不可能所有的外部设备都要用并行总线进行通信，因此其外部通信就需要进行串行传输。又因为需要连接的外部设备的不同，因此就需要使用不同的串行通信接口。本文主要介绍了小型CPU中常用的三种通信协议，那就是SPI、I2C、UART。除了分别论述了各自的通信原理外，本文还特别介绍了一个小型CPU的内部构造，以及这三个通信协议在CPU中所处的位置。 @@ 在硬件的设计开发中，由于集成电路本身的特殊性，其开发流程也相对的复杂。本文由于篇幅的问题，只对总的开发流程作了简要的介绍，并且将其中最复杂但是又很重要的静态时序分析进行了详细的论述。在通信协议的开发中，需要注意接口的设计、时序的分析、验证环境的搭建等，因此，本文以SPI数据通信协议的设计作为一个开发范例，从协议功能的研究到最后的验证测试，将FPGA 的开发流程与关键技术等以实例的方式进行了详细的论述。在SPI通信协议的开发中，不仅对协议进行了详细的功能分析，而且对架构中的每个模块的设计都进行了详细的论述。@@关键词：FPGA；SPI；I2C；UART；静态时序分析；验证环境
上传时间： 2013-04-24
上传用户：vvbvvb123
近年来，语音识别研究大部分集中在算法设计和改进等方面，而随着半导体技术的高速发展，集成电路规模的不断增大与各种研发技术水平的不断提高，新的硬件平台的推出，语音识别实现平台有了更多的选择。语音识别技术在与DSP、FPGA、ASIC等器件为平台的嵌入式系统结合后，逐渐向实用化、小型化方向发展。 本课题通过对现有各种语音特征参数与孤立词语音识别模型进行研究的基础上，重点探索基于动态时间规整算法的DTW模型在孤立词语音识别领域的应用，并结合基于FPGA的SOPC系统，在嵌入式平台上实现具有较好精度与速度的孤立词语音识别系统。 本系统整体设计基于DE2开发平台,采用基于Nios II的SOPC技术。采用这种解决方案的优点是实现了片上系统，减少了系统的物理体积和总体功耗；同时系统控制核心都在FPGA内部实现，可以极为方便地更新和升级系统，大大地提高了系统的通用性和可维护性。 此外，由于本系统需要大量的高速数据运算，在设计中作者充分利用了Cyclone II芯片的丰富的硬件乘法器，实现了语音信号的端点检测模块，FFT快速傅立叶变换模块，DCT离散余弦变换模块等硬件设计模块。为了提高系统的整体性能，作者充分利用了FPGA的高速并行的优势，以及配套开发环境中的Avalon总线自定义硬件外设，使系统处理数字信号的能力大大提高，其性能优于传统的微控制器和普通DSP芯片。 本论文主要包含了以下几个方面： （1）结合ALTERA CYCLONE II芯片的特点，确定了基于FPGA语音识别系统的总体设计，在此基础上进行了系统的软硬件的选择和设计。 （2）自主设计了纯硬件描述语言的驱动电路设计，完成了高速语音采集的工作，并且对存储数据芯片SRAM中的原始语音数据进行提取导入MATLAB平台测试数据的正确性。整个程序测试的方式对系统的模块测试起到重要的作用。 （3）完成高速定点256点的FFT模块的设计，此模块是系统成败的关键，实现高速实时的运算。 （4）结合SOPC的特性，设计了人机友好接口，如LCD显示屏的提示反馈信息等等，以及利用ALTERA提供的一些驱动接口设计完成用户定制的系统。 （5）进行了整体系统测试，系统可以较稳定地实现实时处理的目的，具有一定的市场潜在价值。
上传时间： 2013-05-23
上传用户：ABCD_ABCD
