图像缩放在图像处理领域中，发挥着重要作用。图像的分辨率调整和格式变换，都需要用到图像缩放技术。随着多媒体技术和大规模集成电路的发展，利用硬件实现视频图像无级缩放已成为图像处理研究的一个重要课题。 图像缩放通常由插值算法实现。传统的插值算法由于实现原理的局限性，在缩放时容易引起边缘锯齿或细节模糊现象。针对传统插值算法的这个不足，出现了许多基于边缘改进的算法。但这些算法一般只能完成2k倍数插值，无法真正做到基于边缘的无级缩放。 为了实现基于边缘改进的无级缩放，本文做了如下五个方面的研究工作： 1.系统回顾了图像缩放技术，包括传统图像缩放技术和多边缘检测插值，分析了这些图像缩放技术的优缺点。 2.重点研究了新兴的方向多项式插值算法，该算法能够真正完成基于边缘改进的无级缩放。 3.提出改进的方向多项式插值算法(IOPI算法)，该算法针对硬件实现，做了两个方面改进：提出EDV算法，简化边缘方向的确定；提出Cubic6逼近插值算法(A-Cubic6算法)，改善平坦区域缩放效果。其中的EDV算法通过加减、比较模块，完成边缘方向的确定。相比原算法中的乘除法、直方图计算，大大简化了硬件实现，降低了硬件实现成本。A-Cubic6算法利用查找表简化了Cubic6点插值算法的实现，而且明显改善了非边缘区域的缩放效果。 4.研究缩放算法与图像质量的评价方法。比较、分析各算法的软件仿真结果，得出结论：本文提出的IOPI算法在平坦区域和边缘区域都具有比其它算法更突出的效果。 5.结合实时视频处理要求，研究了IOPI算法的FPGA实现。已完成最近邻域插值和A-Cubic6算法的FPGA实现，可以在硬件平台上稳定工作。
上传时间： 2013-06-05
上传用户：2728460838
SystemView仿真软件的应用:利用系统设计、分析和仿真的可视化开发环境—SystemView 软件平台进行通信原理课程教学, 对SystemView 仿真软件进行了简要的介绍.并以2DPS
标签： SystemView 仿真软件
上传时间： 2013-06-16
上传用户：yy541071797
许多资料上都写有UC3842/3的频率计算公式，有的资料上为：1.72/Rt×Ct；也有的资料上为： 1.8/Rt×Ct，其实这些公式都为近似值，条件为
上传时间： 2013-06-12
上传用户：telukeji
这是一款小软件 但功能很强大 可以查电子元器件
上传时间： 2013-07-13
上传用户：671145514
McS一51单片机应用系统在使用过程中，由于存在大量的干扰源，虽不能造成硬件系统的损坏．但常常使微机系统下能正常工作．因此，软件可靠性设计越来越引起人们的重视．单片机软件抗干扰采取的措施有：对
上传时间： 2013-04-24
上传用户：Avoid98
555定时器电路设计软件 555定时器电路设计软件,555定时器电路设计软件
上传时间： 2013-04-24
上传用户：bibirnovis
EDA软件在电路设计中的应用 摘要: 在EDA软件的基础上, 介绍了仿真功能在数字逻辑电路设计中的应用, 佐证了由传统实验教学向现代化创新性教学
上传时间： 2013-04-24
上传用户：zhqzal1014
电子设计自动化（EDA）软件OrCAD9.2 的使用一．实验目的1. 熟练掌握OrCAD Capture软件设计绘制电路原理图的方法。2. 灵
上传时间： 2013-07-25
上传用户：brucewan
宽带放大器:本设计利用可变增益宽带放大器AD603 来提高增益和扩大AGC 控制范围，通过软件补偿减小增益调节的步进间隔和提高准确度。输入部分采用高速电压反馈型运放OPA642作跟随器提高输入阻抗，并
标签： 宽带放大器
上传时间： 2013-04-24
上传用户：lgs12321
离散余弦变换(DCT)及其反变换(IDCT)在图像编解码方面应用十分广泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等国际标准所采用。由于其计算量较大，软件实现往往难以满足实时处理的要求，因而在很多实际应用中需要采用硬件设计的DCT/IDCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的8×8二维DCT/IDCT处理核的硬件实现。 本文首先介绍了DCT和IDCT在图像处理中的作用和原理，详细说明了DCT变换实现图像压缩的过程，并与其它变换比较说明了用DCT变换实现图像压缩的优势。接着，分析研究了DCT的各种快速算法，总结了前人对DCT快速算法及其实现所做的研究。本文给出了两种性能、资源上有一定差异的二维DCT/IDCT的FPGA设计方案。两种方案均利用DCT的行列分离特性，采用流水线设计技术，将二维DCT/IDCT实现转化为两个一维DCT/IDCT实现。在一维DCT/IDCT设计中，根据图像处理的特点对Loeffler算法的数据流进行了优化，通过合理安排时钟周期数和简化各周期内的操作，大大缩短了关键路径的执行时间，从而提高了流水线的执行速度。最后，对所设计的DCT/IDCT处理核进行了综合和时序仿真。 结果表明，当使用Altera公司的MERCURY系列FPGA器件时，本文设计的方案一能够在116M时钟频率下正确完成8×8的二维DCT或IDCT的逻辑运算，消耗2827个逻辑单元；方案二能够在74M时钟频率下正常工作，消耗1629个逻辑单元。
上传时间： 2013-07-14
上传用户：3291976780
