FPGA输出数据的时频域分析GUI界面，\r\n可观察信号的时域频域波形，星座图眼图等特性
标签： FPGA GUI 输出数据 频域分析
上传时间： 2013-08-27
上传用户：ommshaggar
Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
标签： Verilog DDS 正弦信号发生器 模块
上传时间： 2013-08-28
上传用户：asdfasdfd
基于DSP+FPGA的扩频接收机快捕技术，一片技术文章
标签： FPGA DSP 扩频接收机
上传时间： 2013-08-29
上传用户：emhx1990
用Verilog实现基于FPGA的通用分频器
标签： Verilog FPGA 分频器
上传时间： 2013-08-30
上传用户：xingyuewubian
分频器 FPGＡ程序设计 二分频 对硬件设计有很大用处\r\n
标签： FPG 分频器 二分频 程序设计
上传时间： 2013-08-31
上传用户：lhc9102
一个好用的整数分频电路 保证你喜欢 能够实现对任意整数的分频电路设计
标签： 整数 分频电路 分频 电路设计
上传时间： 2013-09-01
上传用户：909000580
基于CPLD-FPGA的半整数分频器的设计，用于设计EDA
标签： CPLD-FPGA 整数 分频器
上传时间： 2013-09-03
上传用户：pioneer_lvbo
半整数分频器电路的VHDL源程序，供大家学习和讨论。\r\n
标签： VHDL 源程序 整数 分频器
上传时间： 2013-09-04
上传用户：fdfadfs
分频电路的设计与学习
标签： 74 LS 二分频 分频电路
上传时间： 2013-10-26
上传用户：不懂夜的黑
为了满足宽频段、细步进频率综合器的工程需求，对基于多环锁相的频率合成器进行了分析和研究。在对比传统单环锁相技术基础上，介绍了采用DDS+PLL多环技术实现宽带细步进频综，输出频段10~13 GHz，频率步进10 kHz，相位噪声达到-92 dBc/Hz@1 kHz，杂散抑制达到-68 dBc，满足实际工程应用需求。
标签： 锁相 宽带 合成器 步进频率
上传时间： 2013-10-12
上传用户：Late_Li
