📚 锁相环路技术资料

📦 资源总数：3998

💻 源代码：6231

🔌 电路图：1

锁相环路简称锁相环(PLL)，是一种输出一定频率信号的振电路，也称为相位同步环(回路)。该回路利用外部施加的基准信号与PLL回路内的振荡器输出的相位差恒定的反馈控制来产生振荡信号。电子设备在正常工作时,通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。[1]

🔥 锁相环路热门资料

查看全部3998个资源 »

仿真了锁相环工作到一定时间后达到锁定状态的过程，程序采用的是一阶RC低通滤波器即二阶一型环...

📅 2016-02-25 👤 qq21508895

仿真锁相环定时状态

DP256_HCS12_PLL锁相环驱动程序...

📅 2016-03-25 👤 jiahao131

256 HCS PLL DP

一个实现简单的数字锁相环Verilog代码，本人借鉴网上现有的代码后经修改在Cyclone II上调通实现，里面有ModelSim仿真成功的波形图...

📅 2014-01-22 👤 003030

Verilog 数字锁相环代码

基于ADF4106的锁相环程序，4106由单片机C8051F530提供控制字，输出频率3.6GHz，已经在单班上进行过调试。...

📅 2014-01-02 👤 leixinzhuo

4106 ADF 锁相环程序

关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术....

📅 2016-05-12 👤 edisonfather

FPGA CPLD PLL 锁相环

📂 锁相环路资料分类