一种以CPLD为核心、以VHDL为开发工具的时间控制器
本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器,该控制器不仅具有时间功能,而且具有定时器功能,能在00:00~23:59之间任意设定开启时间和关闭时间,其设置方便、灵活,广...
本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器,该控制器不仅具有时间功能,而且具有定时器功能,能在00:00~23:59之间任意设定开启时间和关闭时间,其设置方便、灵活,广...
在CPLD内实现声调和时间的控制,在LATTICE的ISPLEVER6.1下编译通过。可以修改定时时间进行声调的修改...
关键字: 基带 采样 频谱 信号...
有时间显示与设置、秒表、闹钟、日期显示与设置功能,用6个数码管显示。...
cpld max7128s控制3路AD7472采样,希望对大家有帮助。...
proteus仿真ARM2100系列例子-adc采样\r\n有了PROTEUS软件我们不用开发板也可以进行ARM项目开发了!...
关键词:FPGA 数字电路 时序 时延路径 建立时间 保持时间...
采用按时间抽选的基4原位算法和坐标旋转数字式计算机(CORDIC)算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式,保证了系统的速度,避免了瓶劲的出现;整个系统采用FPGA实现,实验表明...
利用FPGA实现的可编程综合采样器\r\nAProgrammableIntegratedSamplerUsingFPGA...
选用高精度采样芯片,超高速率采样,电压测量精度≤±1V,电流测量精度≤± 0.1A,领先行业内其他(同类)测试产品; 测试精度覆盖全功率段,无需档位切换;...