虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

采样<b>精度</b>

  • 编写目的 A.由于原先图书管理采用的人工系统

    编写目的 A.由于原先图书管理采用的人工系统,浪费人力物力财力,图书管理系统可以改善这种情况,只需几台电脑和几个管理员老师就能轻松完成。 B.提高对新书入库、借阅图书以及学生信心管理的速度。 C.减少人力的投入的同时提高了信息处理的精度和准确度,在输入无误的基础上可保证数据的正确性。 D.改进了管理服务的质量,可由系统对入库图书进行自动分类、归类,学生信息整理、借阅情况登记入档。 E.改进人员的利用率,减少了前台操作人员,更多的人员可用于为借阅者服务、更新采购图书等其他事物,节省人力资源。

    标签: A. 编写 图书管理 人工

    上传时间: 2015-10-14

    上传用户:cxl274287265

  • TLV1544与TMS320VC5402通过串行口连接

    TLV1544与TMS320VC5402通过串行口连接,此时,A/D转换芯片作为从设备,DSP提供帧同步和输入/输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时, 为高电平(芯片处于非激活状态),DATA IN和I/OCLK无效,DATAOUT处于高阻状态。当串行接口使CS变低(激活),芯片开始工作,I/OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I/OCLK引脚提供输入/输出时钟8序列,当由DSP提供的帧同步脉冲到来后,芯片从DATA IN接收4 b通道选择地址,同时从DATAOUT送出的前一次转换的结果,由DSP串行接收。I/OCLK接收DSP送出的输入序列长度为10~16个时钟周期。前4个有效时钟周期,将从DATAIN输入的4 b输入数据装载到输入数据寄存器,选择所需的模拟通道。接下来的6个时钟周期提供模拟输入采样的控制时间。模拟输入的采样在前10个I/O时钟序列后停止。第10个时钟沿(确切的I/O时钟边缘,即上升沿或下降沿,取决于操作的模式选择)将EOC变低,转换开始。

    标签: 1544 5402 TLV 320

    上传时间: 2014-12-05

    上传用户:yepeng139

  • MCS-51定点运算子程序库

    MCS-51定点运算子程序库,定点运算子程序库文件名为DQ51.ASM,为便于使用,先将有关约定说明如下: 1.多字节定点操作数:用[R0]或[R1]来表示存放在由R0或R1指示的连续单元中的数 据。地址小的单元存放数据的高字节。例如:[R0]=123456H,若(R0)=30H,则(30H)=12H, (31H)=34H,(32H)=56H。 2.运算精度:单次定点运算精度为结果最低位的当量值。 3.工作区:数据工作区固定在PSW、A、B、R2~R7,用户只要不在工作区中存放无关的或非消耗性的信息,程序就具有较好的透明性。 (1) 标号: BCDA 功能:多字节BCD码加法 入口条件:字节数在R7中,被加数在[R0]中,加数在[R1]中。 出口信息:和在[R0]中,最高位进位在CY中。 影响资源:PSW、A、R2 堆栈需求: 2字节

    标签: 定点运算 程序库

    上传时间: 2016-01-01

    上传用户:dapangxie

  • 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试

    利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒/分/时的依次显示并正确计数; 2. 秒/分/时各段个位满10正确进位,秒/分能做到满60向前进位; 3. 定时闹钟:实现整点报时,又扬声器发出报时声音; 4. 时间设置,也就是手动调时功能:当认为时钟不准确时,可以分别对分/时钟进行调整; 5. 利用多余两位数码管完成秒表显示:A、精度达10ms;B、可以清零;C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能: 1. 闹钟只是整点报时,不能手动设置报时时间,遗憾之一; 2. 秒表不能向秒进位,也就是最多只能记时100ms; 3. 秒表暂停记录数据后不能在原有基础上继续计时,而是复位重新开始。 【注意】秒表为后来添加功能,所以有很多功能不成熟!

    标签: CPLD VHDL 芯片 时钟源

    上传时间: 2014-01-02

    上传用户:LIKE

  • 将定点DS2812P采样的值

    将定点DS2812P采样的值,转换成浮点数!已经通过测试,精度很准!

    标签: 2812P 2812 DS 定点

    上传时间: 2013-12-21

    上传用户:ynwbosss

  • 用rc做AD采样c语言源码

    用rc做AD采样c语言源码,精度分1536份

    标签: 采样 c语言 源码

    上传时间: 2014-01-03

    上传用户:zhaiyanzhong

  • DSP内部AD采样有误差

    DSP内部AD采样有误差,而且精度也不高,所以校准

    标签: DSP 采样 误差

    上传时间: 2016-07-24

    上传用户:wpt

  • 提供对挖泥机油泵转速测定

    提供对挖泥机油泵转速测定,测定转速范围:200RPM—2000RPM,精度<=30RPM 供电电源:+24V开关电源供电(取自原系统电源) 功能:控制转速可任意设定; 控制要求:a、正常启动,转速低于设定值时不控制电磁阀;b、当正常工作时,转速低于设定值时,控制电磁阀动作; 面板功能:四位LED显示实测转速,四位LED显示设定控制转速。

    标签: 转速 测定

    上传时间: 2013-12-05

    上传用户:yoleeson

  • (1) 设计算法并编制程序

    (1) 设计算法并编制程序,进行调试。 (2) 用调试好的程序解决如下问题: 计算 的近似值,取精度为 步骤一、先编制计算函数值的程序; 步骤二、执行编制好的Romberg算法,输出T。 (3)用Romberg算法和复合Simpson公式分别计算 的近似值, 其中b分别取为b=0.1, 0.3, 0.5, 0.7, 0.9

    标签: 计算 编制 程序

    上传时间: 2014-12-03

    上传用户:四只眼

  • 现代雷达普遍采用相参信号处理,而如何获得高精度基带数字正交( I , Q) 信号是整个系统信号处理成败的关键,以前通常的做法是采用模拟相位检波器得到I、Q信号,其正交性能一般为:幅度平衡在2 % 左右

    现代雷达普遍采用相参信号处理,而如何获得高精度基带数字正交( I , Q) 信号是整个系统信号处理成败的关键,以前通常的做法是采用模拟相位检波器得到I、Q信号,其正交性能一般为:幅度平衡在2 % 左右, 相位正交误差在2°左右,即幅相误差引入的镜像功率在- 34dB 左右。这限制了信号处理器性能的提高, 为此, 近年来提出了对低中频直接采样恢复I、Q 信号的数字相位检波器。随着高位、高速A/ D 的研制成功和普遍应用,使得数字相位检波方法的实现成为可能。 对信号进行中频直接采样和数字正交处理后,产生的I 支路和Q 支路信号序列在时间上会错开一个采样间隔,需要进行定序处理,恢复成同步输出的I、Q 两路信号序列。

    标签: 信号处理 信号 现代雷达 基带

    上传时间: 2016-12-27

    上传用户:yxgi5